一种背面供电的芯片封装结构及其制备方法技术

本发明专利技术提供一种背面供电的芯片封装结构及其制备方法，该芯片封装结构包括芯片单元，芯片单元包括自下而上依次叠置的电源连接层、硅沉积层、埋入式电力层、介电层及信号连接层，介电层内形成有多个与埋入式电力层电连接的晶体管。多个芯片单元沿平面方向排布，多个芯片单元的信号传输层通过位于其上方的第一布线层互连，多个芯片单元的电源传输层通过位于其下方的第二布线层或互连基板实现互连。该芯片封装结构将多个芯片单元进行互连，提升了整个封装结构的器件性能，将电源传输层及信号传输层分设于芯片的两侧，缩短电力的传导路径，避免压降的产生。同时有利于缩小整个封装结构的尺寸，在结构上还可以达到应力平衡效果，有效降低翘曲风险。效降低翘曲风险。效降低翘曲风险。

【技术实现步骤摘要】
一种背面供电的芯片封装结构及其制备方法


[0001]本专利技术涉及半导体封装
，特别是涉及一种背面供电的芯片封装结构及其制备方法。

技术介绍

[0002]在传统的2.5D或3D先进封装中，大都在晶圆正面布线，信号线和电源线垂直堆叠和连接，以形成集成电路的两层或更多层有源电子元件的半导体器件。通过电源线来给芯片供应电力，形成供电网络。但在芯片正面区域同时存在着信号线形成的讯号网络，如图1所示，信号网络层11及供电网络层12均位于芯片主体10的同一面，把供电网络制作在芯片正面，意味着芯片内的供电网路与讯号网络必须共享相同的元件空间，而供电网络往往占据较大空间，使得整个封装结构的体积很难进一步缩小。同时，供电网络层12距离芯片主体10较远，对于芯片密度增加的三维封装结构，可能会出现高的IR 压降，IR 压降会导致功耗增加和设备性能下降。
[0003]此外，在多个芯片沿平面排布进行封装时，如图2所示，由于信号网络层11及供电网络层12位于同一侧，信号线和电源线在芯片同一侧，线路密度太大，需要2.5D转接板112进行扩线，再贴合至基板111。整个封装结构，电源由基板111输入，经过2.5D转接板112的电源信号布线分流，再经过供电网络层12、信号网络层11，最后才传导至芯片主体10的晶体管，这种布线方式路径太长，造成压降太过严重。
[0004]因此，业界开始探索把供电网络转移到背面的可能性，从而让背面供电（Backside PDN）成为热门的技术议题。基于背面供电技术，如何进一步优化封装结构，缩短电源的传导路径，以提升器件性能降低功耗，成为技术人员面对的又一个难题。

技术实现思路

[0005]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种芯片封装结构及其制备方法，用于提高芯片密度，同时缩短电源的传导路径，降低功耗。
[0006]为实现上述目的，本专利技术提供一种背面供电的芯片封装结构，所述芯片封装结构包括：芯片单元，包括自下而上依次叠置的电源连接层、硅沉积层、埋入式电力层、介电层及信号连接层；所述介电层内形成有多个与所述埋入式电力层电连接的晶体管，所述信号连接层内形成有金属线，以实现与所述晶体管的信号连接；硅沉积层内形成多个贯穿的金属柱，所述金属柱与电源连接层的金属线电连接；所述电源连接层及信号连接层的表面分别形成电源传输层及信号传输层，电源传输层及信号传输层内形成有凸块作为供电通道；多个芯片单元沿平面方向排布，多个芯片单元的信号传输层通过位于其上方的第一布线层互连，多个芯片单元的电源传输层通过位于其下方的第二布线层或互连基板实现互连。
[0007]优选地，当多个芯片单元的电源传输层通过位于其下方的第二布线层实现互连时，所述芯片封装结构还包括：塑封层，所述塑封层位于所述第二布线层上并包覆所述芯片单元的侧壁，第一布线层位于塑封层的上表面；导电基板，所述导电基板通过焊料球焊接于第二布线层的下表面。
[0008]优选地，当多个芯片单元的电源传输层通过位于其下方的互连基板实现互连时，所述芯片封装结构还包括：第一注塑层，所述第一注塑层位于所述互连基板上，并包覆焊料球的侧壁及芯片单元下部的侧壁；第二注塑层，所述第二注塑层位于所述互连基板上，并包覆第一布线层的侧壁、第一注塑层的侧壁、以及芯片单元上部的侧壁。
[0009]优选地，所述导电基板及互连基板的下表面还分别固定有焊料球。
[0010]优选地，所述电源连接层及信号连接层基于铜的大马士革工艺形成。
[0011]本专利技术还提供一种背面供电的芯片封装结构的制备方法，所述制备方法包括如下步骤：S1：提供芯片单元，包括自下而上依次叠置的电源连接层、硅沉积层、埋入式电力层、介电层及信号连接层，所述介电层内形成有多个与所述埋入式电力层电连接的晶体管，所述信号连接层内形成有金属线，以实现与所述晶体管的信号连接；硅沉积层内形成多个贯穿的金属柱，所述金属柱与电源连接层的金属线电连接；S2：于所述芯片单元电源连接层及信号连接层的表面分别形成电源传输层及信号传输层，电源传输层及信号传输层内形成有凸块作为供电通道；S3：将多个芯片单元沿平面方向排布，多个芯片单元的信号传输层通过位于其上方的第一布线层互连，多个芯片单元的电源传输层通过位于其下方的第二布线层或互连基板实现互连。
[0012]优选地，步骤S1制备芯片单元的过程具体包括：S1
‑
1：提供第一基板，于所述第一基板上依次形成电源连接层及硅沉积层，于硅沉积层内形成多个贯穿的金属柱所述金属柱与电源连接层的金属线电连接；S1
‑
2：于所述硅沉积层表面依次形成埋入式电力层及介电层，所述介电层内形成有多个与所述埋入式电力层电连接的晶体管，所述埋入式电力层用作所述晶体管的供电通道；S1
‑
3：于介电层远离基板的表面形成信号连接层，去除所述第一基板；所述信号连接层内形成有金属线，以实现与所述晶体管的信号连接。
[0013]优选地，当多个芯片单元的电源传输层通过位于其下方的第二布线层实现互连时，S3具体包括：S31：提供支撑基板，支撑基板上依次形成有剥离层及第一布线层，将多个芯片单元沿平面方向放置于所述第一布线层上，信号传输层与第一布线层电接触；S32：通过注塑工艺形成塑封层，所述塑封层位于所述第一布线层上并包覆所述芯片单元的侧壁；S33：于所述塑封层上形成第二布线层，第二布线层与电源传输层电接触；
S34：于所述第二布线层上形成焊料球，随后基于所述剥离层分离所述支撑基板；S35：翻转整个结构，使第二布线层位于下方，通过焊料球焊接至导电基板上，用于电引出。
[0014]优选地，当多个芯片单元的电源传输层通过位于其下方的互连基板实现互连时，S3具体包括：S3a：将芯片单元的电源传输层通过焊料球固定至互连基板上；S3b：通过注塑工艺在互连基板上形成第一注塑层，所述第一注塑层包覆焊料球的侧壁及芯片单元下部的侧壁；S3c：于所述芯片单元信号传输层的上方设置第一布线层，于所述互连基板的下方焊接焊料球；S3d：通过注塑工艺在互连基板上形成第二注塑层，所述第二注塑层包覆第一布线层的侧壁、第一注塑层的侧壁、以及芯片单元上部的侧壁。
[0015]优选地，所述电源连接层及信号连接层基于铜的大马士革工艺形成。
[0016]如上所述，本专利技术提供一种背面供电的芯片封装结构及其制备方法，该芯片封装结构包括芯片单元，芯片单元包括自下而上依次叠置的电源连接层、硅沉积层、埋入式电力层、介电层及信号连接层；介电层内形成有多个与埋入式电力层电连接的晶体管，信号连接层内形成有金属线，以实现与晶体管的信号连接，电源连接层及信号连接层的表面分别形成电源传输层及信号传输层。多个芯片单元沿平面方向排布，多个芯片单元的信号传输层通过位于其上方的第一布线层互连，多个芯片单元的电源传输层通过位于其下方的第二布线层或互连基板实现互连。
[0017]该芯片封装结构将多个芯片单元进行互连，提升了整个封装结构的器件性能，同时，基于背面供电技术，将电源传输层及信号传输层分设于芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种背面供电的芯片封装结构，其特征在于，所述芯片封装结构包括：芯片单元，包括自下而上依次叠置的电源连接层、硅沉积层、埋入式电力层、介电层及信号连接层；所述介电层内形成有多个与所述埋入式电力层电连接的晶体管，所述信号连接层内形成有金属线，以实现与所述晶体管的信号连接；硅沉积层内形成多个贯穿的金属柱，所述金属柱与电源连接层的金属线电连接；所述电源连接层及信号连接层的表面分别形成电源传输层及信号传输层，电源传输层及信号传输层内形成有凸块作为供电通道；多个芯片单元沿平面方向排布，多个芯片单元的信号传输层通过位于其上方的第一布线层互连，多个芯片单元的电源传输层通过位于其下方的第二布线层或互连基板实现互连。2.根据权利要求1所述的芯片封装结构，其特征在于，当多个芯片单元的电源传输层通过位于其下方的第二布线层实现互连时，所述芯片封装结构还包括：塑封层，所述塑封层位于所述第二布线层上并包覆所述芯片单元的侧壁，第一布线层位于塑封层的上表面；导电基板，所述导电基板通过焊料球焊接于第二布线层的下表面。3.根据权利要求2所述的芯片封装结构，其特征在于，当多个芯片单元的电源传输层通过位于其下方的互连基板实现互连时，所述芯片封装结构还包括：第一注塑层，所述第一注塑层位于所述互连基板上，并包覆焊料球的侧壁及芯片单元下部的侧壁；第二注塑层，所述第二注塑层位于所述互连基板上，并包覆第一布线层的侧壁、第一注塑层的侧壁、以及芯片单元上部的侧壁。4.根据权利要求3所述的芯片封装结构，其特征在于：所述导电基板及互连基板的下表面还分别固定有焊料球。5.根据权利要求1所述的芯片封装结构，其特征在于：所述电源连接层及信号连接层基于铜的大马士革工艺形成。6.一种背面供电的芯片封装结构的制备方法，其特征在于，所述制备方法包括如下步骤：S1：提供芯片单元，包括自下而上依次叠置的电源连接层、硅沉积层、埋入式电力层、介电层及信号连接层，所述介电层内形成有多个与所述埋入式电力层电连接的晶体管，所述信号连接层内形成有金属线，以实现与所述晶体管的信号连接；硅沉积层内形成多个贯穿的金属柱，所述金属柱与电源连接层的金属线电连接；S2：于所述芯片单元电源连接层及信号连接层的表面分别形成电源传输层及信号传输层，电源传输层及信号传输层内形成有凸块作为供电通道；S3：将多个...

【专利技术属性】
技术研发人员：陈彦亨，林正忠，
申请(专利权)人：盛合晶微半导体江阴有限公司，
类型：发明
国别省市：