侧边外露的内埋线路封装基板及其制作方法技术

本公开提供一种侧边外露的内埋线路封装基板及其制作方法。具体地，所述封装基板包括：介质层；第一线路层和内埋在所述介质层中的第一线路层；其中，所述第一线路层的外表面不高于所述介质层的表面，所述第一线路层包括焊盘，所述焊盘具有凹槽，以增加所述焊盘的侧边外露面积。从而增加基板在封装焊接时与焊料的接触面积，增强焊接可靠性；避免线路内埋导致的焊接不良或可靠性不佳的问题；同时，解决封装时因器件与焊盘之间“间隙”不足导致封装材料填充不良的问题。料填充不良的问题。料填充不良的问题。

【技术实现步骤摘要】
侧边外露的内埋线路封装基板及其制作方法


[0001]本公开涉及半导体封装
，尤其涉及一种侧边外露的内埋线路封装基板及其制作方法。

技术介绍

[0002]在电子产品朝向轻、薄、短、小发展趋势之下，传统的打线结合技术越来越无法满足更高的I/O引脚数的需求，符合高I/O引脚数的芯片倒装技术的应用在逐渐扩大。作为一种先进的封装技术，其对封装基板集成度提出了更高的要求，而内埋线路封装基板技术很好的贴合了这方面的需求。

技术实现思路

[0003]有鉴于此，本公开的目的在于提出一种侧边外露的内埋线路封装基板及其制作方法。
[0004]基于上述目的，第一方面，本公开提供了一种侧边外露的内埋线路封装基板，包括：
[0005]介质层和内埋在所述介质层中的第一线路层；
[0006]其中，所述第一线路层的外表面不高于所述介质层的表面，所述第一线路层包括焊盘，所述焊盘具有凹槽，以增加所述焊盘的侧边外露面积。
[0007]在一些实施例中，所述凹槽位于所述焊盘的边缘或中部。
[0008]在一些实施例中，所述凹槽的深度小于所述第一线路层的厚度，所述焊盘用于贴装器件。
[0009]在一些实施例中，所述凹槽的深度等于所述第一线路层的厚度，所述焊盘用于焊接器件。
[0010]在一些实施例中，所述第一线路层包括第一子层和在所述第一子层下方的第二子层，所述第一子层的上表面和所述介质层的表面齐平；所述凹槽被所述第一子层包围且暴露出被所述第二子层包围的介质层。
[0011]第二方面，本公开实施例提供了一种侧边外露的内埋线路封装基板的制作方法，包括：
[0012](a)提供一基板；其中，所述基板包括介质层和内埋在所述介质层中的第一线路层；
[0013](b)在所述基板上施加第一抗蚀层，经曝光显影形成第一开窗；其中，所述第一开窗至少暴露出所述第一线路层的焊盘的部分区域；
[0014](c)蚀刻第一开窗暴露的第一线路层，在所述焊盘的部分区域形成凹槽；
[0015](d)去除所述第一抗蚀层，得到所述侧边外露的内埋线路封装基板。
[0016]在一些实施例中，所述蚀刻的工艺选自酸性蚀刻或碱性蚀刻。
[0017]在一些实施例中，所述第一开窗位于所述焊盘的边缘或所述焊盘的中部。
[0018]在一些实施例中，所述凹槽的深度小于所述第一线路层的厚度，所述焊盘用于贴装器件；或者
[0019]所述凹槽的深度等于所述第一线路层的厚度，所述焊盘用于焊接器件。
[0020]在一些实施例中，步骤(a)包括：
[0021](a1)提供一承载板；
[0022](a2)在所述承载板上施加第一抗镀膜层，经曝光显影形成第二开窗；
[0023](a3)在所述第二开窗区域电镀形成所述第一线路层的第一子层；
[0024](a4)在所述第一抗镀膜层和所述第一子层上施加第二抗镀膜层，经曝光显影形成第三开窗；其中，所述焊盘侧边外露区域对应的所述第二抗镀膜层被保留；
[0025](a5)在所述第三开窗区域电镀形成所述第一线路层的第二子层；
[0026](a6)去除所述第一抗镀膜层和所述第二抗镀膜层；
[0027](a7)在所述承载板和所述第一线路层上形成第三抗镀膜层，经曝光显影形成第四开窗；
[0028](a8)在所述第四开窗区域电镀形成金属柱；
[0029](a9)去除所述第三抗镀膜层；
[0030](a10)层压介质层，减薄所述介质层直至露出所述金属柱；
[0031](a11)在所述介质层上形成第二线路层；
[0032](a12)移除所述承载板。
[0033]在一些实施例中，所述第一开窗区域和所述第三开窗区域在所述基板上的投影无重叠。
[0034]在一些实施例中，步骤(a11)包括：
[0035]在所述介质层上施加种子层；
[0036]在所述种子层上施加第四抗镀膜层，经曝光显影形成第二线路层图案；
[0037]电镀形成所述第二线路层。
[0038]在一些实施例中，所述承载板包括第一金属层和第二金属层；步骤(a12)包括：
[0039]分离所述第一金属层和所述第二金属层，蚀刻与所述介质层接触的所述第二金属层。
[0040]从上面所述可以看出，本公开提供的侧边外露的内埋线路封装基板及其制作方法，在内埋于介质层的第一线路层的焊盘区域设置凹槽，以增加焊盘的侧边外露面积，从而增加基板在封装焊接时与焊料的接触面积，增强焊接可靠性；避免线路内埋导致的焊接不良或可靠性不佳的问题；同时，解决封装时因器件与焊盘之间“间隙”不足导致封装材料填充不良的问题。
附图说明
[0041]为了更清楚地说明本公开或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中，为了更好地理解和易于描述，可以夸大一些层和区域的厚度和形状。
[0042]图1为本公开一个实施例提供的侧边外露的内埋线路封装基板的结构示意图；
[0043]图2为本公开又一个实施例提供的侧边外露的内埋线路封装基板的结构示意图；
[0044]图3(a)～3(f)为本公开一个实施例的侧边外露的内埋线路封装基板的制作方法的各步骤中间结构的截面示意图；
[0045]图4(a)～4(z)为本公开又一个实施例的侧边外露的内埋线路封装基板的制作方法的各步骤中间结构的截面示意图。
具体实施方式
[0046]为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
[0047]需要说明的是，除非另外定义，本公开实施例使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0048]内埋线路封装基板(Embedded Trace Substrate，简称ETS)是在Coreless(无芯)基板技术的基础之上进行制作的。
[0049]采用Coreless技术，将最外层线路(正反面)中的某一面线路埋在介质层中，可以避免后续种子层蚀刻时对线路侧壁的蚀刻，提高线路能力；同时，其较传统的MSAP、SAP工艺拥有更高的线路平整性；此外，因线路内埋在介质层中，有助于减少基板的厚度。
[0050]然而，现有的内埋线路基板是将某一面本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种侧边外露的内埋线路封装基板，其特征在于，包括：介质层和内埋在所述介质层中的第一线路层；其中，所述第一线路层的外表面不高于所述介质层的表面，所述第一线路层包括焊盘，所述焊盘具有凹槽，以增加所述焊盘的侧边外露面积。2.根据权利要求1所述的内埋线路封装基板，其特征在于，所述凹槽位于所述焊盘的边缘或中部。3.根据权利要求1所述的内埋线路封装基板，其特征在于，所述凹槽的深度小于所述第一线路层的厚度，所述焊盘用于贴装器件。4.根据权利要求1所述的内埋线路封装基板，其特征在于，所述凹槽的深度等于所述第一线路层的厚度，所述焊盘用于焊接器件。5.根据权利要求1所述的内埋线路封装基板，其特征在于，所述第一线路层包括第一子层和在所述第一子层下方的第二子层，所述第一子层的上表面和所述介质层的表面齐平；所述凹槽被所述第一子层包围且暴露出被所述第二子层包围的介质层。6.一种侧边外露的内埋线路封装基板的制作方法，其特征在于，包括：(a)提供一基板；其中，所述基板包括介质层和内埋在所述介质层中的第一线路层；(b)在所述基板上施加第一抗蚀层，经曝光显影形成第一开窗；其中，所述第一开窗至少暴露出所述第一线路层的焊盘的部分区域；(c)蚀刻第一开窗暴露的第一线路层，在所述焊盘的部分区域形成凹槽；(d)去除所述第一抗蚀层，得到所述侧边外露的内埋线路封装基板。7.根据权利要求6所述的制作方法，其特征在于，所述蚀刻的工艺选自酸性蚀刻或碱性蚀刻。8.根据权利要求6所述的制作方法，其特征在于，所述第一开窗位于所述焊盘的边缘或所述焊盘的中部。9.根据权利要求6所述...

【专利技术属性】
技术研发人员：陈先明，冯磊，姜丽娜，高峻，黄本霞，林文健，
申请(专利权)人：珠海越芯半导体有限公司，
类型：发明
国别省市：