一种实现芯片互连封装结构及其制作方法技术

本申请公开了一种实现芯片互连封装结构及其制作方法，其中实现芯片互连封装结构包括核心层、连接桥层、第一介质层、第二介质层、第一焊盘层以及第二焊盘层；第一介质层设置于所述核心层的第一表面；第二介质层设置于核心层与第一表面相对的第二表面；第一介质层设置于核心层与第一焊盘层之间；第二介质层设置于第二焊盘层与核心层之间；第一焊盘层与核心层通过第一导孔连接；第二焊盘层与核心层通过第二导孔连接；连接桥层嵌埋于第一介质层中；连接桥层与核心层电气绝缘；连接桥层与第一焊盘层通过第三导孔连接。本实现芯片互连封装结构可以提高产品集成度和降低制作成本。本申请可广泛应用于集成电路技术领域内。泛应用于集成电路技术领域内。泛应用于集成电路技术领域内。

【技术实现步骤摘要】
一种实现芯片互连封装结构及其制作方法


[0001]本申请涉及集成电路
，尤其是一种半导体模块实现芯片互连封装结构、半导体制作方法以及其制作方法。

技术介绍

[0002]随着电子技术的日益发展，电子产品的性能要求越来越高，使得电子元件及线路板基板线路越来越复杂；同时电子产品尺寸要求越来越小，越来越薄。从而使得芯片等电子元件封装基板的高密度集成化、小型化、多功能化是必然趋势。受电子产品短小轻薄的驱动，半导体封装行业对芯片的功能要求越爱越高，因此芯片的I/O口数量要求越来越多，I/O口的大小和间距要求越来越精细。当单个芯片的功能无法满足产品性能需求时，需要采用多个芯片进行互连来满足；现有技术中对于芯片的互连需要单独制作TSV/TGV中介层，成本较高；而且TSV/TGV中介层厚度较厚，增加封装模块的体积，无法真正实现封装模块短小轻薄；再者，TSV/TGV中介层实现多芯片互连，设计自由度较低；2.5D封装结构芯片贴装在TSV/TGV中介层表面，中介层和封装载板焊接实现互连，集成度相对较低。因此，亟需一种新的实现芯片互连封装结构。
[0003]TSV(Through Silicon Via)硅通孔
[0004]TGV(Through Glass Via)玻璃通孔

技术实现思路

[0005]本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
[0006]为此，本申请实施例的一个目的在于提供一种实现芯片互连封装结构、半导体制作方法以及半导体器件，该实现芯片互连封装结构可以提高产品集成度和降低制作成本。
[0007]为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种实现芯片互连封装结构，用于与与PCB连接，核心层、连接桥层、第一介质层、第二介质层、第一导孔、第二导孔、第三导孔、第一焊盘层以及第二焊盘层；其中，所述第一介质层设置于核心层的第一表面；所述第二介质层设置于所述核心层与所述第一表面相对的第二表面；所述第一介质层设置于所述核心层与所述第一焊盘层之间；所述第二介质层设置于所述第二焊盘层与所述核心层之间；所述第一焊盘层与核心层通过所述第一导孔连接；所述第二焊盘层与所述核心层通过所述第二导孔连接；所述连接桥层嵌埋于所述第一介质层中；所述连接桥层与所述核心层电气绝缘；所述连接桥层与所述第一焊盘层通过所述第三导孔连接；所述第一焊盘层用于与所述芯片连接；所述第二焊盘层用于与所述PCB连接；所述连接桥层用于两个芯片互连。
[0008]另外，根据本专利技术中上述实施例的一种实现芯片互连封装结构，还可以有以下附加的技术特征：
[0009]进一步地，本申请实施例中，所述核心层包括：基材、第一子线路层、第二子线路层、第三子线路层、第四子线路层、第四导孔、第五导孔、第六导孔、第三介质层以及第四介
质层；其中，所述第一子线路层设置于所述基材的第一表面；所述第二子线路层设置于所述基材与所述第一表面相对的第二表面，所述第一子线路层以及所述第二子线路层通过所述第四导孔连接；所述第四导孔设置于所述基材中；所述第三介质层设置于所述第三子线路层以及所述第一子线路层之间；所述第三子线路层以及所述第一子线路层之间通过设置于所述第三介质层的所述第五导孔连接；所述第四介质层设置于所述第四子线路层以及所述第二子线路层之间；所述第四子线路层以及所述第二子线路层通过设置于所述第四介质层的所述第六导孔连接。
[0010]进一步地，本申请实施例中，所述连接桥层包括一个或者一个以上的连接桥。
[0011]进一步地，本申请实施例中，所述连接桥层包括薄膜线路层、硅中阶层、玻璃中阶层或者芯片中的至少一种或者多种组合。
[0012]进一步地，本申请实施例中，所述第一介质层包括粘性介质材料、热固介质材料或者感光介质材料中的至少一种材料。
[0013]另一方面，本申请实施例还提供一种实现芯片互连封装结构制作方法，用于制作如上述任一项所述一种实现芯片互连封装结构，包括：
[0014]形成核心层；
[0015]在所述核心层的第一表面施加第一介质层；在所述核心层的第二表面施加第二介质层；
[0016]在施加所述第一介质层过程中，将连接桥层嵌埋于所述第一介质层；
[0017]在所述第一介质层中形成第一导孔和第三导孔；所述第一导孔设置于在所述核心层与第一焊盘层之间，所述第三导孔设置于所述连接桥层与第一焊盘层之间；在所述第二介质层中形成第二导孔；
[0018]在所述第一导孔和所述第三导孔上形成第一焊盘层，以及在第二导孔上形成第二焊盘层。
[0019]进一步地，本申请实施例中，还包括：在第一焊盘层上贴装芯片以及在第二焊盘层上焊接PCB。
[0020]进一步地，本申请实施例中，所述形成核心层，包括：
[0021]在基材的第一表面形成第一子线路层以及在相对的第二表面形成第二子线路层以及在所述基材中形成第四导孔；
[0022]在所述第一子线路层上施加第三介质层以及在第二子线路层上施加第四介质层，并对第三介质层以及第四介质层开窗；
[0023]在所述第三介质层上形成第五导孔和第三子线路层，在所述第四介质层形成第六导孔和第四子线路层。
[0024]本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
[0025]本申请可以通过设置嵌埋于第一介质层的连接桥层与第三导孔，使两个甚至是多个的芯片可以实现互连，通过第一焊盘层以及第一导孔可以实现封装结构的核心层与芯片的连接；通过第二焊盘层与第二导孔可以实现封装结构的核心层与PCB的互连，最终实现封装结构与PCB以及芯片之间互连，以及多个芯片之间互连的高密度集成，降低了制造成本。
附图说明
[0026]图1为本专利技术中一种具体实施例中一种实现芯片互连封装结构的结构示意图；
[0027]图2为本专利技术中一种具体实施例中一种实现芯片互连封装结构的核心层的结构示意图；
[0028]图3为本专利技术中一种具体实施例中一种实现芯片互连封装结构制作方法的步骤示意图；
[0029]图4为本专利技术中一种具体实施例中一种实现芯片互连封装结构制作方法中形成核心层的步骤示意图；
[0030]图5为本专利技术中一种具体实施例中一种实现芯片互连封装结构制作方法的核心层形成的结构变化示意图；
[0031]图6为本专利技术中一种具体实施例中一种实现芯片互连封装结构制作时的结构变化示意图。
具体实施方式
[0032]下面结合附图详细描述本专利技术的实施例对本专利技术实施例中的一种实现芯片互连封装结构以及实现芯片互连封装结构的制作方法的原理和过程作以下说明。
[0033]参照图1，本专利技术一种实现芯片互连封装结构，可以与PCB连接以实现其电路功能，包括：
[0034]核心层100、连接桥层200、第一介质层300、第二介质层400、第一焊盘层500、第二焊盘层600、第一导孔700、第二导孔800、以及第三导孔90本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种实现芯片互连封装结构，其特征在于，用于与PCB连接，包括：核心层、连接桥层、第一介质层、第二介质层、第一导孔、第二导孔、第三导孔、第一焊盘层以及第二焊盘层；其中，所述第一介质层设置于所述核心层的第一表面；所述第二介质层设置于所述核心层与所述第一表面相对的第二表面；所述第一介质层设置于所述核心层与所述第一焊盘层之间；所述第二介质层设置于所述第二焊盘层与所述核心层之间；所述第一焊盘层与所述核心层通过所述第一导孔连接；所述第二焊盘层与所述核心层通过所述第二导孔连接；所述连接桥层嵌埋于所述第一介质层中；所述连接桥层与所述核心层电气绝缘；所述连接桥层与所述第一焊盘层通过所述第三导孔连接；所述第一焊盘层用于与所述芯片连接；所述第二焊盘层用于与所述PCB连接；所述连接桥层用于两个芯片互连。2.根据权利要求1所述的实现芯片互连封装结构，其特征在于，所述核心层包括：基材、第一子线路层、第二子线路层、第三子线路层、第四子线路层、第四导孔、第五导孔、第六导孔、第三介质层以及第四介质层；其中，所述第一子线路层设置于所述基材的第一表面；所述第二子线路层设置于所述基材与所述第一表面相对的第二表面，所述第一子线路层以及所述第二子线路层通过所述第四导孔连接；所述第四导孔设置于所述基材中；所述第三介质层设置于所述第三子线路层以及所述第一子线路层之间；所述第三子线路层以及所述第一子线路层之间通过设置于所述第三介质层的所述第五导孔连接；所述第四介质层设置于所述第四子线路层以及所述第二子线路层之间；所述第四子线路层以及所述第二子线路层通过设置于所述第四介质层的所述第六导孔连接。3.根据权利要求1所述的实现芯片互连封装结构，其特征在于，所述连接桥层包括一个或者一个以上的连接桥。4.根据权利要求1所述的实现芯片互连封装结构，其特征在于，...

【专利技术属性】
技术研发人员：陈先明，洪业杰，黄本霞，黄高，邓小峰，
申请(专利权)人：珠海越芯半导体有限公司，
类型：发明
国别省市：