内置晶振封装结构、半导体器件、封装工艺和生产方法技术

本申请实施例公开了一种内置晶振封装结构、半导体器件、封装工艺和生产方法，内置晶振封装结构包括了框架基岛、多个应力释放槽和压力平衡孔，在使用过程中，芯片设置在框架基岛的芯片固定区，晶振设置在框架基岛上的晶振固定区，而后可以通过引线将晶振和芯片进行互联，在结构方面，替代了传统技术中的晶振通过贴片的方式粘在PCB与芯片互联的连接方式，抑制了寄生电容的产生，能够提高频率输出的精度，降低模组的整体频率偏差，利于满足高精度的产品需求；在生产工艺方面，可以减少作业流程，利于降低成本，同时提高产品可靠性和精度。同时提高产品可靠性和精度。同时提高产品可靠性和精度。

【技术实现步骤摘要】
内置晶振封装结构、半导体器件、封装工艺和生产方法


[0001]本申请实施例涉及集成电路
，尤其涉及一种内置晶振封装结构、半导体器件、封装工艺和生产方法。

技术介绍

[0002]在集成电路封装
，晶振封装结构和工艺作为产品重要的组成部分，为产品的性能输出提供强有力的支持，尤其是随着摩尔定律的发展接近极限，越来越多的人注意到封装工艺的发展也在快速发展，对于高输出速度以及高精度的需求也是非常急迫。
[0003]标准的晶振是在PCB的板子上外置使用，晶振受温度，湿度变化的影响跳动比较大，使用户的整体模组体验非常差，且在设计PCB的时候需要单独预留晶振贴片位置，晶振通过贴片的方式粘在PCB与芯片互联，从而使芯片与晶振之间产生了寄生电容，影响频率输出精度，整体模组的频率偏差大，不能满足高精度产品的需求。在工艺方面，晶振与芯片分立粘贴，耗费了更多的人力，物力资源，增加了成本开销。出于上述原因，芯片与晶振分立贴在PCB的方式增加了成本，不能实现高精度的应用。

技术实现思路

[0004]本专利技术旨在至少解决现有技术或相关技术中存在的技术问题之一。
[0005]为此，本专利技术的第一方面提供了一种内置晶振封装结构。
[0006]本专利技术的第二方面提供了一种半导体器件。
[0007]本专利技术的第三方面提供了一种封装工艺。
[0008]本专利技术的第四方面提供了一种生产方法。
[0009]有鉴于此，根据本申请实施例的第一方面提出了一种内置晶振封装结构，包括：框架基岛，所述框架基岛上形成有芯片固定区和晶振固定区；多个应力释放槽，多个所述应力释放槽开设在所述框架基岛的周侧；压力平衡孔，所述压力平衡孔开设在所述框架基岛上，位于所述芯片固定区和所述晶振固定区之间；其中，所述应力释放槽的轮廓为弧形，所述应力释放槽的半径是基于所述框架基岛的尺寸和封装材料参数确定的。
[0010]在一种可行的实施方式中，所述框架基岛的尺寸和所述封装材料的材料参数包括热膨胀系数和/或杨氏模量。
[0011]在一种可行的实施方式中，所述应力释放槽的半径是通过如下公式确定的：其中，α
emc
为封装材料的热膨胀系数，α
LF
为框架基岛的热膨胀系数，F为封装材料与框架基岛之间的轴向拉力，E1为封装材料的杨氏模量，E2为框架基岛的杨氏模量，ρ为曲率半径，H
emc
为封装材料的厚度，H
LF
为框架基岛的厚度，L为封装体的长度，r为应力释放槽的半
径，t为温度变化量，d1和d2为封装材料上下两层的厚度。
[0012]在一种可行的实施方式中，内置晶振封装结构还包括：粗化颗粒层，所述粗化颗粒层形成于所述框架基岛之上；多个引脚，多个所述引脚布置在所述框架基岛的周侧。
[0013]在一种可行的实施方式中，所述粗化颗粒层是在所述框架基岛的表面镀银，而后再经过粗化处理获得的。
[0014]根据本申请实施例的第二方面提出了一种半导体器件，包括：如上述任一技术方案所述的内置晶振封装结构；芯片，所述芯片连接于所述框架基岛，位于所述芯片固定区；晶振，所述晶振连接于所述框架基岛，位于所述晶振固定区。
[0015]在一种可行的实施方式中，所述晶振通过引线连接于所述芯片；所述内置晶振封装结构还包括：塑封体，所述塑封体包覆在所述内置晶振封装结构、芯片和晶振上。
[0016]根据本申请实施例的第三方面提出了一种封装工艺，用于封装上述任一技术方案的半导体器件，所述封装工艺包括：先在芯片焊盘位置上设置第一焊点，而后在所述晶振的两端设置第二焊点，通过第一焊点和第二焊点固定引线；将框架基岛、所述芯片和所述晶振形成的集合体设置在封装模具内，向所述模具内注入塑封料，部分所述塑封料经由第一方向供给到所述框架基岛上，部分所述塑封料经由压力平衡孔沿第二方向溢出；其中，所述第一方向和所述第二方向不同。
[0017]在一种可行的实施方式中，封装工艺还包括：待所述塑封料包覆所述集合体之后，获得半成品；对所述半成品进行固化，获得待切割产品；对所述待切割产品进行切割，获取待调试芯片。
[0018]根据本申请实施例的第四方面提出了一种生产方法，用于生产上述任一技术方案的半导体器件，所述生产方法包括：在不同的温度环境中，通过数字补偿方式对待调试芯片进行补偿，校正晶体曲线，以降低半导体器件的频率偏差，获取成品芯片。
[0019]在一种可行的实施方式中，所述在不同的温度环境中，通过数字补偿方式对待调试芯片进行补偿，校正晶体曲线，以降低半导体器件的频率偏差，获取成品芯片的步骤包括：在
‑
55℃~125℃的温度环境中选取多个温度点，通过数字补偿方式对所述待调试芯片进行补偿，校正晶体曲线，以降低半导体器件的频率偏差，获取成品芯片。
[0020]相比现有技术，本专利技术至少包括以下有益效果：本申请实施例提供的内置晶振封装结构包括了框架基岛、多个应力释放槽和压力平衡孔，在使用过程中，芯片设置在框架基岛的芯片固定区，而晶振设置在框架基岛上的晶振固定区，而后可以通过引线将晶振和芯片进行互联，在结构方面，替代了传统技术中的晶振通过贴片的方式粘在PCB与芯片互联的连接方式，抑制了寄生电容的产生，能够提高频率输出的精度，降低模组的整体频率偏差，利于满足高精度的产品需求；在工艺方面，可以减
少作业流程，利于降低成本。通过本申请实施例提供的内置晶振封装结构对芯片和晶振进行封装，晶振与裸晶圆的芯片均可以合封在框架基岛里，成型后的半导体器件尺寸比单独裸晶圆芯片封装的尺寸要大，内应力更大，能够减低晶振、芯片和框架基岛之间分层的概率，降低框架基岛翘曲的概率，能够进一步对寄生电容进行抑制，同时提高产品的精度。本申请实施例提供的内置晶振封装结构，在框架基岛的周侧形成了多个应力释放槽，通过应力释放槽的设置，可以对封装之后的半导体器件的应力进行释放和平衡，可以解决芯片与封装材料之间不同的膨胀系数导致的分层现象，能够进一步提高封装效果。本申请实施例提供的内置晶振封装结构包括了压力平衡孔，在向内置晶振封装结构、芯片和晶振的集合体上注入封装材料的过程中，封装材料可以经由材料的供给方向覆盖在集合体的第一表面，而流到集合体的第二表面的封装材料可以通过压力平衡孔渗出，基于此封装材料可以具备两个流经方向，使得封装材料向集合体上的供给更加稳定，能够避免因封装材料注塑过程上下压力偏大导致的金线变形、气孔的形成，进一步保障了半导体器件的质量。本申请实施例提供的内置晶振封装结构应力释放槽的轮廓为弧形，且应力释放槽的尺寸是基于框架基岛的尺寸和封装材料的材料参数确定的，如此设置使得应力释放槽的规格能够适配于不同框架基岛和封装材料的性能及尺寸，一方面，通过弧形的设计，能够使应力释放槽的应力释放更加均衡，且便于生产加工；另一方面，使得应力释放槽的尺寸可以适配于内置晶振封装结构和封装材料的选择，能够进一步降低分层现象产生的概率，进一步保障产品的质量。
附图说明
[0021]通过阅读下文优选本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内置晶振封装结构，其特征在于，包括：框架基岛，所述框架基岛上形成有芯片固定区和晶振固定区；多个应力释放槽，多个所述应力释放槽开设在所述框架基岛的周侧；压力平衡孔，所述压力平衡孔开设在所述框架基岛上，位于所述芯片固定区和所述晶振固定区之间；其中，所述应力释放槽的轮廓为弧形，所述应力释放槽的半径是基于所述框架基岛的尺寸和封装材料的材料参数确定的。2.根据权利要求1所述的内置晶振封装结构，其特征在于，所述框架基岛的尺寸和所述封装材料的材料参数包括热膨胀系数和/或杨氏模量。3.根据权利要求1所述的内置晶振封装结构，其特征在于，所述应力释放槽的半径是通过如下公式确定的：其中，α
emc
为封装材料的热膨胀系数，α
LF
为框架基岛的热膨胀系数，F为封装材料与框架基岛之间的轴向拉力，E1为封装材料的杨氏模量，E2为框架基岛的杨氏模量，ρ为曲率半径，H
emc
为封装材料的厚度，H
LF
为框架基岛的厚度，L为封装体的长度，r为应力释放槽的半径，t为温度变化量，d1和d2为封装材料上下两层的厚度。4.根据权利要求1所述的内置晶振封装结构，其特征在于，还包括：粗化颗粒层，所述粗化颗粒层形成于所述框架基岛之上；多个引脚，多个所述引脚布置在所述框架基岛的周侧。5.根据权利要求4所述的内置晶振封装结构，其特征在于，所述粗化颗粒层是在所述框架基岛的表面镀银，而后再经过粗化处理获得的。6.一种半导体器件，其特征在于，包括：如权利要求1至5中任一项所述的内置晶振封装结构；芯片，所述芯片...

【专利技术属性】
技术研发人员：于政，刘怀超，吴靖宇，
申请(专利权)人：北京炬玄智能科技有限公司，
类型：发明
国别省市：