光掩模的制造方法及用于制造光掩模的布局图案技术

本发明专利技术公开了一种光掩模的制造方法，包括提供一目标图案，根据所述目标图案以及第一偏差值产生第一偏置图案，然后根据所述第一偏置图案以及第二偏差值产生第二偏置图案，接着以所述第一偏置图案和所述第二偏置图案做布林运算，获得第一辅助特征，再输出所述目标图案和所述第一辅助特征输出以制造所述光掩模。由此形成的光掩模，具有缩短的制造时间，且具有改善的保真性，帮助如实地将目标图案转移至半导体衬底上。导体衬底上。导体衬底上。

【技术实现步骤摘要】
光掩模的制造方法及用于制造光掩模的布局图案


[0001]本专利技术涉及半导体
，特别涉及一种光掩模的制造方法及用于制造光掩模的布局图案。

技术介绍

[0002]现行的半导体制作工艺是先将集成电路(integrated circuits)的布局图案转移制作到一光掩模上成为光掩模图案，然后通过图案化制作工艺将光掩模图案转移制作到半导体基底上。例如，先在半导体基底上形成一光刻胶层，然后利用光刻制作工艺将光掩模图案以一定比例转移到光刻胶层中，成为光刻胶图案，然后再以光刻胶为蚀刻掩模对半导体基底进行蚀刻制作工艺，进一步将光刻胶图案转移至半导体基底中。
[0003]在进行如上述图案转移的过程中，对光掩模进行曝光以将光掩模图案转移成光刻胶图案时，会由于光学邻近效应(optical proximity effect,OPE)的影响而造成图案偏差，例如顶角圆化(corner rounding)、直线末端紧缩(line end shortening)以及直线宽增加或缩减(line width increasing/decreasing)等。随着集成电路的集密度的提升，元件尺寸缩小，光学邻近效应的影响越来越显着，也严重影响到产品的效能和良率。
[0004]为了克服上述问题，光学邻近修正(optical proximity correction,OPC)是目前业界普遍的做法。在将设计定案(tape out)的布局图案转移制作到光掩模之前，会根据不同制作工艺世代特性而设定的规则，在电脑系统中对原始的布局图案进行修正。一般来说，修正的方式包含调整特征图案的线宽、修饰末端及转角的形状、在空旷处加入虚设特征(dummy feature)及/或次解析辅助特征(sub
‑
resolution assistant feature,SRAF)。在验证经过光学临近修正后的布局图案之后，再将修正后的布局图案转移制作到光掩模上。
[0005]次解析辅助特征(SARF)可影响光的传播，增强图案的对比度和解析度，从而使得光刻技术能够更如实地转移图案。然而，目前在布局图案中加入次解析辅助特征(SRAF)的方法，耗费冗长的处理时间，并且可能存在设计规则冲突。

技术实现思路

[0006]本专利技术目的在于提供一种光掩模的制造方法以及用于制造光掩模的布局图案，具有缩短的图案处理时间，所获得的光掩模具有较佳的图案保真性(fidelity)，以在半导体衬底上形成理想的目标图案。
[0007]本专利技术一实施例提供了一种光掩模的制造方法，包括以下步骤。首先，提供一目标图案，接着根据所述目标图案以及第一偏差值，产生第一偏置图案，再根据所述第一偏置图案以及第二偏差值，产生第二偏置图案。然后，以所述第一偏置图案和所述第二偏置图案做布林运算，获得第一辅助特征。后续，输出所述目标图案和所述第一辅助特征输出以制造所述光掩模。
[0008]本专利技术另一实施例提供了用于制造光掩模的布局图案，其包括目标图案，以及第一辅助特征，邻近所述目标图案，等距地沿着所述目标图案的边缘延伸并且包括封闭图案。
附图说明
[0009]所附图示提供对于本专利技术实施例更深入的了解，并纳入此说明书成为其中一部分。这些图示与描述，用来说明一些实施例的原理。需注意的是所有图示均为示意图，以说明和制图方便为目的，相对尺寸及比例都经过调整。相同的符号在不同的实施例中代表相对应或类似的特征。
[0010]图1为根据本专利技术一实施例之制造光掩模的方法的步骤流程图。
[0011]图2、图3、图4和图5分别为图1所示方法的步骤示意图
[0012]图6为根据本专利技术另一实施例之制造光掩模的方法的步骤流程图。
[0013]图7和图8分别为图6所示步骤的示意图。
[0014]图9和图10为根据本专利技术一些实施例之用于制造光掩模的布局图案的示意图。
[0015]其中，附图标记说明如下：
[0016]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
目标图案
[0017]14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一偏置图案
[0018]16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二偏置图案
[0019]18
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一辅助特征
[0020]24
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三偏置图案
[0021]26
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四偏置图案
[0022]28
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二辅助特征
[0023]102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0024]104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0025]106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0026]108
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0027]110
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0028]112
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0029]121
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
目标特征
[0030]140
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
缝隙
[0031]142
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
开口图案
[0032]204
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0033]206
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0034]208
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0035]210
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
[0036]121a
ꢀꢀꢀꢀꢀꢀꢀꢀ
第一子目标特征
[0037]121b
ꢀꢀꢀꢀꢀꢀꢀꢀ
第二子目标特征
[0038]121c
ꢀꢀꢀꢀꢀꢀꢀꢀ
第三子目标特征
[0039]121d
ꢀꢀꢀꢀꢀꢀꢀꢀ
第四子目标特征
[0040]14a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一子偏置图案
[0041]14b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一子偏置图案
[0042]14c
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一子偏置图案
[0043]18a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一子辅助特征
[0044]18b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一子辅助特征
[0045]18c
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一子辅助特征
[0046]18d
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一子辅助特征
[0047]18e
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一子辅助特征
[0048]28a
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二子辅助特征
[0049]28b
ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二子辅助特征
[0050]28c
ꢀꢀ本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种光掩模的制造方法，其特征在于，包括：提供一目标图案；根据所述目标图案以及第一偏差值，产生第一偏置图案；根据所述第一偏置图案以及第二偏差值，产生第二偏置图案；以所述第一偏置图案和所述第二偏置图案做布林运算，获得第一辅助特征；以及输出所述目标图案和所述第一辅助特征输出以制造所述光掩模。2.如权利要求1所述的方法，其特征在于，所述目标图案和所述第一辅助特征定义所述光掩模上的透光区。3.如权利要求1所述的方法，其特征在于，所述第一偏置差值等于所述目标图案的最小设计间距，所述第二偏置差值等于所述第一辅助特征的最小设计宽度。4.如权利要求3所述的方法，其特征在于，所述第一辅助特征包括多个第一子辅助特征，所述方法还包括：合并所述多个第一子辅助特征中间距小于所述第一偏置差值的部分。5.如权利要求3所述的方法，其特征在于，所述第一辅助特征包括多个第一子辅助特征，所述方法还包括：移除所述多个第一子辅助特征中宽度小于所述第二偏置差值的部分。6.如权利要求1所述的方法，其特征在于，所述第一偏置图案、所述第二偏置图案和所述第一辅助特征包括一封闭图案。7.如权利要求1所述的方法，其特征在于，还包括：根据所述第二偏置图案以及所述第一偏差值，产生第三偏置图案；根据所述第三偏置图案以及所述第二偏差值，产生第四偏置图案；以所述第三偏置图案和所述第四偏置图案做布林运算，获得第二辅助特征；以及输出所述目标图案、所述第一辅助特征和所述第二辅助特征以制造所述光掩模。8.如权利要求7所述的方法，其特征在于，所述目标图案、所述第一辅助特征和所述第二辅助特征定义所述光掩模的透光区。9.如权利要求7所述的方法，其特征在于，所述第二辅助特征包括多个第二子辅助特征，所述方法还包括：合并所述多个第二子辅助特征中间距小于所述第一偏置差值的部分。10.如权利要求7所述的方法，其特征在...

【专利技术属性】
技术研发人员：谢安政，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：