半导体器件及其制作方法技术

本公开实施例公开了一种半导体器件，该半导体器件包括：第一半导体结构，包括：具有多个第一键合触点的第一键合层；合围多个第一键合触点的第一密封环；第一密封环贯穿至少部分第一键合层；第二半导体结构，包括：具有多个第二键合触点的第二键合层，具有多个第三键合触点的第三键合层；合围多个第二键合触点的第二密封环，第二密封环贯穿至少部分第二键合层；合围多个第三键合触点的第三密封环，第三密封环贯穿至少部分第三键合层；第三半导体结构，包括：具有多个第四键合触点的第四键合层；合围多个第四键合触点的第四密封环，第四密封环贯穿至少部分第四键合层；第一键合层与第二键合层键合；第三键合层与第四键合层键合。第三键合层与第四键合层键合。第三键合层与第四键合层键合。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本公开实施例涉及半导体
，尤其涉及一种半导体器件及其制作方法。

技术介绍

[0002]晶圆级混合键合技术逐渐成为里一种实现高性能、高集成封装的解决方案。通过混合键合技术可以将两片晶圆键合界面处的金属和介质材料直接键合链接起来，使得信号可在不同层芯片间进行传输，降低里信号延迟、增加了带宽。同时该技术还是实现多片晶圆垂直堆叠的关键。
[0003]在晶圆键合过程中易出现键合空洞，引起金属连接不良、介质间裂纹等影响产品良率的问题。晶圆多片堆叠过程中的循环热载荷易在晶圆连接界面处造成力学损伤，特别是在退火冷却阶段，由于连接处的金属热膨胀性远高于介质材料，金属与介质间容易发生界面剥离等危害，减弱界面连接强度。
[0004]晶圆切割过程中非常容易发生由切割界面萌发、扩展侵入芯片电路区的微裂纹，不仅会对芯片中的电子电路造成影响，还对已键合的界面引入机械损伤，造成断连。如何提高混合键合结构的良率成为亟待解决的问题。

技术实现思路

[0005]有鉴于此，本公开实施例提供一种半导体器件及其制作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：第一半导体结构，包括：具有多个第一键合触点的第一键合层；合围所述多个第一键合触点的第一密封环，所述第一密封环贯穿至少部分所述第一键合层；第二半导体结构，包括：具有多个第二键合触点的第二键合层，具有多个第三键合触点的第三键合层，所述第二键合层与所述第三键合层在厚度方向上相对设置；合围所述多个第二键合触点的第二密封环，所述第二密封环贯穿至少部分所述第二键合层；合围所述多个第三键合触点的第三密封环；所述第三密封环贯穿至少部分所述第三键合层；第三半导体结构，包括：具有多个第四键合触点的第四键合层；合围所述多个第四键合触点的第四密封环，所述第四密封环贯穿至少部分所述第四键合层；所述第一键合层与所述第二键合层键合，所述第一键合触点与所述第二键合触点耦接；所述第三键合层与所述第四键合层键合，所述第三键合触点与所述第四键合触点耦接。2.根据权利要求1所述的半导体器件，其特征在于，在所述厚度方向上，所述第一密封环的尺寸大于/等于所述第一键合触点的尺寸；所述第二密封环的尺寸大于/等于所述第二键合触点的尺寸；所述第三密封环的尺寸大于/等于所述第三键合触点的尺寸；所述第四密封环的尺寸大于/等于所述第四键合触点的尺寸。3.根据权利要求1所述的半导体器件，其特征在于，所述第二半导体结构还包括：第一半导体层，位于所述第二键合层和所述第三键合层之间；第一导电通道，贯穿所述第一半导体层、且与所述第二键合触点耦接；所述密封环合围所述第一导电通道；所述第二密封环的至少一部分贯穿所述第一半导体层；在所述厚度方向上，所述第二密封环的尺寸大于或者等于所述第二键合触点以及所述第一导电通道的总尺寸。4.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括器件区，所述第一密封环、所述第二密封环、所述第三密封环以及所述第四密封环位于所述器件区的外围并合围所述器件区。5.根据权利要求1所述的半导体器件，其特征在于，所述第一密封环、所述第二密封环、所述第三密封环以及所述第四密封环在所述厚度方向上的正投影至少部分重叠。6.根据权利要求1所述的半导体器件，其特征在于，所述第一密封环与所述第二密封环键合，所述第三密封环与所述第四密封环键合。7.根据权利要求1所述的半导体器件，其特征在于，所述第一密封环、所述第二密封环、所述第三密封环以及所述第四密封环中的至少之一包括：多个堆叠设置的导电结构...

【专利技术属性】
技术研发人员：陈珍，谢冬，姜玉丽，
申请(专利权)人：湖北江城实验室科技服务有限公司，
类型：发明
国别省市：