一种扇出型晶圆级封装方法及结构技术

本公开的实施例提供一种扇出型晶圆级封装方法及结构，其中方法包括：分别提供载板和芯片；在载板上形成重布线层；将芯片的第一表面键合于重布线层；对芯片的第二表面及侧面进行一次塑封，之后去除载板；对芯片的第二表面及侧面、重布线层的侧面进行二次塑封，得到塑封体；在塑封体的第一表面边缘形成遮挡环；在塑封体的第一表面和遮挡环上形成溅镀层；在溅镀层上电镀形成第一导电柱。本公开实施例的一种扇出型晶圆级封装方法及结构，通过在二次塑封后的塑封体底面边缘形成遮挡环，增加了电镀表面的平整性，从而改善边缘导电性，减小阻抗，有效降低了电镀烧片的风险。本公开工艺简单，易于操作，成本低廉，同时极大提高了产品品质。同时极大提高了产品品质。同时极大提高了产品品质。

【技术实现步骤摘要】
一种扇出型晶圆级封装方法及结构


[0001]本公开的实施例属于半导体封装
，具体涉及一种扇出型晶圆级封装方法及结构。

技术介绍

[0002]在目前的半导体封装领域中，扇出型晶圆级封装(Fan
‑
OutWafer Level Packaging，FOWLP)分为芯片先置型埋入封装(chip
‑
first)和芯片后置型埋入封装(chip
‑
last)。其中chip
‑
last相比chip
‑
first具有可返工、散热性能好、良率高等优势。
[0003]目前的chip
‑
last工艺在二次塑封后存在塑封层边缘部分高于重布线层的问题，导致溅镀层(sputter)厚度不均匀甚至断点，从而使边缘电阻值过高，容易造成电镀烧片，影响产品质量。

技术实现思路

[0004]本公开的实施例旨在至少解决现有技术中存在的技术问题之一，提供一种扇出型晶圆级封装方法及结构。
[0005]本公开的一个方面提供一种扇出型晶圆级封装方法，包括：
[0006]分别提供载板和芯片；
[0007]在所述载板上形成重布线层；
[0008]将所述芯片的第一表面键合于所述重布线层；
[0009]对所述芯片的第二表面及侧面进行一次塑封，之后去除所述载板；
[0010]对所述芯片的第二表面及侧面、所述重布线层的侧面进行二次塑封，得到塑封体；
[0011]在所述塑封体的第一表面边缘形成遮挡环；
[0012]在所述塑封体的第一表面和所述遮挡环上形成溅镀层；
[0013]在所述溅镀层上电镀形成第一导电柱。
[0014]可选的，所述在所述塑封体的第一表面边缘形成遮挡环，包括：
[0015]在所述塑封体的第一表面涂布光阻层；
[0016]在所述光阻层上放置光罩，利用所述光罩为掩膜，对所述光阻层进行曝光和显影，形成所述遮挡环。
[0017]可选的，所述在所述塑封体的第一表面边缘形成遮挡环，包括：
[0018]在所述塑封体第一表面的边缘涂布光阻环；
[0019]对所述光阻环进行固化，得到所述遮挡环。
[0020]可选的，所述遮挡环背离所述塑封体的第一表面的一侧呈弧形。
[0021]可选的，所述弧形的凸出方向背离所述塑封体的第一表面。
[0022]可选的，在将所述芯片的第一表面键合于所述重布线层之后，所述方法还包括：
[0023]在所述芯片和所述重布线层之间形成底填胶层。
[0024]可选的，所述在所述载板上形成重布线层，包括：在所述载板上形成金属种子层；
在所述金属种子层上形成重布线层；以及，
[0025]在所述塑封体的第一表面边缘形成遮挡环之前，所述方法还包括：去除所述金属种子层。
[0026]可选的，在所述溅镀层上形成第一导电柱之后，所述方法还包括：
[0027]减薄所述塑封体背离所述第一导电柱的一面至露出所述芯片；
[0028]在所述塑封体背离所述第一导电柱的一面形成背金属层。
[0029]可选的，所述将所述芯片的第一表面键合于所述重布线层，包括：
[0030]在所述芯片的第一表面形成第二导电柱；
[0031]将所述芯片通过所述第二导电柱与所述重布线层键合。
[0032]本公开的另一个方面提供一种扇出型晶圆级封装结构，所述结构采用如上所述的扇出型晶圆级封装方法制成。
[0033]本公开实施例的一种扇出型晶圆级封装方法及结构，通过在二次塑封后的塑封体底面边缘形成遮挡环，增加了电镀表面的平整性，从而改善边缘导电性，减小阻抗，有效降低了电镀烧片的风险。本公开工艺简单，易于操作，成本低廉，同时极大提高了产品品质。
附图说明
[0034]图1为现有技术中二次塑封及溅镀工艺形成的结构示意图；
[0035]图2为本公开一实施例的一种扇出型晶圆级封装方法的流程示意图；
[0036]图3～图13为本公开一实施例的一种扇出型晶圆级封装方法的封装工艺示意图；
[0037]图14为本公开另一实施例的一种扇出型晶圆级封装结构的结构示意图；
[0038]图15为本公开另一实施例的一种扇出型晶圆级封装结构的结构示意图。
具体实施方式
[0039]使用RDL双面封装技术的chip
‑
last制程，是在完成去玻璃(glass de
‑
bond)和二次塑封(2nd molding)后在正面再次布线进行封装，此过程将在塑封体的边缘产生高度差(stand off)，即二次塑封后塑封体边缘的塑封材料高于RDL层的部分。如图1所示，高度差11的存在会导致在塑封体12正面形成溅镀层13时，其边缘区域无法均匀溅射，溅镀层出现很薄甚至断点的部分，导致边缘电阻值过高，边缘导电性变差，在进行再次布线时容易造成电镀烧片，影响产品品质。
[0040]为解决上述问题，本公开提出一种扇出型晶圆级封装方法及结构。
[0041]为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
[0042]如图2所示，本公开的实施例提供一种扇出型晶圆级封装方法，包括如下步骤：
[0043]步骤S1、分别提供载板和芯片。
[0044]具体地，如图3所示，对所述芯片31进行预处理，在来料圆片中的芯片31的第一表面通过电镀工艺生长出导电铜柱(Cu stud)32，即第二导电柱。载板可为晶圆级的玻璃载板。
[0045]步骤S2、在所述载板上形成重布线层。
[0046]具体地，如图4所示，在玻璃载板41上先通过溅射形成3kTi+5kCu的金属种子层42，
再通过电镀技术在金属种子层上进行RDL工艺，形成多层重布线层43。在本实施例中具体可形成6P6M的多层重布线层结构。
[0047]步骤S3、将所述芯片的第一表面键合于所述重布线层。
[0048]具体地，如图5所示，取带有导电铜柱(Cu stud)32的芯片31，通过在每个导电铜柱32上沾取助焊剂(flux)并与重布线层表面的焊垫(micro pad)431焊接结合的方式，将芯片31键合在多层重布线层43上，完成晶粒粘合(die placement)。显然，所述芯片31的第一表面为朝向重布线层43，也即朝向载板41的一面，相应的，芯片31的第二表面为背离重布线层43的一面。
[0049]在进行下一步骤之前，为了进行芯片的二次加固，可使用晶圆级的底胶工艺(under fill)，在所述重布线层的第二表面形成底填加固层，所述底填加固层的厚度不小于所述第一导电柱的高度。如图6所示，具体为在重布线层43与芯片31之间填充底填胶，底填胶包围所有芯片31的导电铜柱32，填充的厚度大于等于芯片31与重布线层43之间的距离，使得到的底填加固层61可以支撑住所有芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种扇出型晶圆级封装方法，其特征在于，包括：分别提供载板和芯片；在所述载板上形成重布线层；将所述芯片的第一表面键合于所述重布线层；对所述芯片的第二表面及侧面进行一次塑封，之后去除所述载板；对所述芯片的第二表面及侧面、所述重布线层的侧面进行二次塑封，得到塑封体；在所述塑封体的第一表面边缘形成遮挡环；在所述塑封体的第一表面和所述遮挡环上形成溅镀层；在所述溅镀层上电镀形成第一导电柱。2.根据权利要求1所述的方法，其特征在于，所述在所述塑封体的第一表面边缘形成遮挡环，包括：在所述塑封体的第一表面涂布光阻层；在所述光阻层上放置光罩，利用所述光罩为掩膜，对所述光阻层进行曝光和显影，形成所述遮挡环。3.根据权利要求1所述的方法，其特征在于，所述在所述塑封体的第一表面边缘形成遮挡环，包括：在所述塑封体第一表面的边缘涂布光阻环；对所述光阻环进行固化，得到所述遮挡环。4.根据权利要求1至3任一项所述的方法，其特征在于，所述遮挡环背离所述塑封体的第一表面的一侧呈弧形。5.根据权利要求1至3任一项所述的方法，其特征在于，在进行二次塑封之前，所述方法还包括：对一次塑封...

【专利技术属性】
技术研发人员：李尚轩，石佩佩，庄佳铭，
申请(专利权)人：南通通富科技有限公司，
类型：发明
国别省市：