一种多异构芯片的晶圆级封装结构的制作方法技术

本发明专利技术涉及一种多异构芯片的晶圆级封装结构的制作方法，包括：将多个第一芯片塑封形成第一重塑晶圆，将多个第二芯片塑封形成第二重塑晶圆，其中第一芯片与第二芯片不同；将第一重塑晶圆和第二重塑晶圆混合键合，其中第一芯片正面的电极与第二芯片正面的电极键合。通过将第一芯片与第二芯片塑封成两个重塑晶圆，并将两个重塑晶圆键合，使得两个重塑晶圆中可以连接多达几十个异构芯片，而且异构芯片之间直接通过芯片上的电极连接，极大提升了计算芯片与接口芯片之间连线数量，并使得带宽提升，且通信链路缩短。且通信链路缩短。且通信链路缩短。

【技术实现步骤摘要】
一种多异构芯片的晶圆级封装结构的制作方法


[0001]本专利技术涉及半导体封装
，尤其涉及一种多异构芯片的晶圆级封装结构的制作方法。

技术介绍

[0002]晶圆级封装(WLP，Wafer Leve l Package)指的是直接在晶圆上进行大多数或是全部的封装测试程序，之后再进行切割(s i ngu l at i on)制成单颗组件。WLP封装具有较小封装尺寸与较佳电性表现的优势，目前多用于低脚数消费性I C的封装应用。例如，中国专利CN 114823592 A公开的一种晶上系统结构及其制备方法，该晶上系统结构是一种晶圆级封装结构，包括晶圆基板、集成芯粒、系统配置板和系统散热模组。
[0003]然而，现有的晶圆级封装结构存在晶圆级多芯片连接的数量有限，晶圆级芯片间互连线的数量受限，晶圆级芯片间带宽受限，并且需要借道转接板或者基板或者PCB板，晶圆级芯片间通信通路长，此外，还存在供电通路长，散热效果差等问题。

技术实现思路

[0004]为解决现有技术中的上述问题中的至少一部分问题，本专利技术提供一种多异构芯片的晶圆级封装结构的制作方法，包括：
[0005]将多个第一芯片塑封形成第一重塑晶圆，将多个第二芯片塑封形成第二重塑晶圆，其中第一芯片与第二芯片不同；
[0006]将第一重塑晶圆和第二重塑晶圆混合键合，其中第一芯片正面的电极与第二芯片正面的电极键合。
[0007]进一步地，第一重塑晶圆中的第一芯片与第二重塑晶圆中的第二芯片错位互连，其中一个第二芯片与相邻的多个第一芯片通过电极混合键合电连接。
[0008]进一步地，还包括：
[0009]将第二重塑晶圆的背面减薄，露出第二芯片的背面；
[0010]在第二芯片的背面制作硅通孔，其中硅通孔电连接第二芯片正面的电极；
[0011]在第二重塑晶圆的背面制作第一微流道槽；
[0012]在第二重塑晶圆的背面布置第一重布线层，其中第一重布线层与硅通孔电连接；以及
[0013]在第一重布线层背离第二重塑晶圆的表面布置凸点。
[0014]进一步地，还包括：
[0015]在基板的正面制作第二微流道槽；
[0016]在基板的正面和背面分别布置第二重布线层和第三重布线层；
[0017]在第三重布线层背离基板的表面布置BGA焊球；
[0018]通过将凸点与基板正面第二重布线层连接，以将第二重塑晶圆和基板连接，其中第二重塑晶圆和基板连接后，第二微流道槽与第一微流道槽对齐组合成通道；
[0019]将热管插入通道中。
[0020]进一步地，还包括：在电路板中布置电容，并在电路板的正面布置第四重布线层；
[0021]在电路板的背面布置第二级电压调节模组，其中第二级电压调节模组与电路板中的电容电连接；
[0022]通过将电路板正面的第四重布线层与BGA焊球连接以将电路板与基板连接。
[0023]进一步地，还包括：
[0024]在第一重塑晶圆的背面贴装第一散热模组，在第二级电压调节模组背离电路板的第二面贴装第二散热模组；
[0025]在第二散热模组背离第二级电压调节模组的第二面布置电源连接器；
[0026]在电源连接器背离第二散热模组的第二面布置PCB板；
[0027]在PCB板的两侧布置第一级电压调节模组和无源器件。
[0028]进一步地，热管的直径等于第一微流道槽的深度、第二微流道槽的深度、第一重布线层的厚度、第二重布线层的厚度以及凸点的高度的和；
[0029]所述热管纵向排布在基板的正面，且位于凸点之间的间隙。
[0030]进一步地，所述在电路板中布置电容包括：
[0031]在电路板中刻蚀出凹槽，并在每个凹槽的内壁布置两个相对的金属管，作为电容的上极板和下极板，然后在凹槽内布置绝缘材料形成隔离层，形成电容。
[0032]进一步地，所述第二散热模组中具有预留孔。
[0033]进一步地，所述电源连接器与所述第二级电压调节模组利用线路通过第二散热模组的预留孔电连接。
[0034]本专利技术至少具有下列有益效果：本专利技术公开的一种多异构芯片的晶圆级封装结构的制作方法，通过将计算芯片与接口芯片塑封成两个重塑晶圆，并将两个重塑晶圆键合，使得两个重塑晶圆中可以连接多达几十个异构芯片，而且异构芯片之间直接通过芯片上的电极连接，极大提升了计算芯片与接口芯片之间连线数量，能够从几百个到几十万个，使得带宽从GB/s提升到TB/s，且通信链路缩短；通过该制作方法制作的圆级封装结构采用垂直供电结构进行供电，缩短供电通路的长度；通过该制作方法制作的圆级封装结构的不同位置布置3个散热模组，其中中间的热管散热模组直接与芯片接触，达到近热源高效散热的目标，提升了散热效果，而且热管不需要进液口和出液口，液体内部循环工作，热管利用液体蒸发和冷凝循环能够实现最有效的传热方式，能够为芯片快速散热，散热效果优良。
附图说明
[0035]为了进一步阐明本专利技术的各实施例的以上和其它优点和特征，将参考附图来呈现本专利技术的各实施例的更具体的描述。可以理解，这些附图只描绘本专利技术的典型实施例，因此将不被认为是对其范围的限制。
[0036]图1示出了根据本专利技术一个实施例的一种多异构芯片的晶圆级封装结构的示意图；
[0037]图2示出了根据本专利技术一个实施例的一种多异构芯片的重塑晶圆的示意图；
[0038]图3示出了根据本专利技术一个实施例的第二重塑晶圆和基板的竖剖面示意图；
[0039]图4示出了根据本专利技术一个实施例的热管散热模组的竖剖示意图；
[0040]图5示出了根据本专利技术一个实施例的热管散热模组的横剖示意图；
[0041]图6示出了根据本专利技术一个实施例的垂直供电模组的示意图；
[0042]图7示出了热管的工作原理示意图；以及
[0043]图8示出了根据本专利技术一个实施例的制作多异构芯片的晶圆级封装结构的流程。
具体实施方式
[0044]应当指出，各附图中的各组件可能为了图解说明而被夸大地示出，而不一定是比例正确的。
[0045]在本专利技术中，各实施例仅仅旨在说明本专利技术的方案，而不应被理解为限制性的。
[0046]在本专利技术中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
[0047]在此还应当指出，在本专利技术的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本专利技术的教导下，可根据具体场景需要添加所需的部件或组件。
[0048]在此还应当指出，在本专利技术的范围内，“相同”、“相等”、“等于”等措辞并不意味着二者数值绝对相等，而是允许一定的合理误差，也就是说，所述措辞也涵盖了“基本上相同”、“基本上相等”、“基本上等于”。
[0049]在此还应当指出，在本专利技术的描述中，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多异构芯片的晶圆级封装结构的制作方法，其特征在于，包括：将多个第一芯片塑封形成第一重塑晶圆，将多个第二芯片塑封形成第二重塑晶圆，其中第一芯片与第二芯片不同；将第一重塑晶圆和第二重塑晶圆混合键合，其中第一芯片正面的电极与第二芯片正面的电极键合。2.根据权利要求1所述的多异构芯片的晶圆级封装结构的制作方法，其特征在于，第一重塑晶圆中的第一芯片与第二重塑晶圆中的第二芯片错位互连，其中一个第二芯片与相邻的多个第一芯片通过电极混合键合电连接。3.根据权利要求1所述的多异构芯片的晶圆级封装结构的制作方法，其特征在于，还包括：将第二重塑晶圆的背面减薄，露出第二芯片的背面；在第二芯片的背面制作硅通孔，其中硅通孔电连接第二芯片正面的电极；在第二重塑晶圆的背面制作第一微流道槽；在第二重塑晶圆的背面布置第一重布线层，其中第一重布线层与硅通孔电连接；以及在第一重布线层背离第二重塑晶圆的表面布置凸点。4.根据权利要求3所述的多异构芯片的晶圆级封装结构的制作方法，其特征在于，还包括：在基板的正面制作第二微流道槽；在基板的正面和背面分别布置第二重布线层和第三重布线层；在第三重布线层背离基板的表面布置BGA焊球；通过将凸点与基板正面第二重布线层连接，以将第二重塑晶圆和基板连接，其中第二重塑晶圆和基板连接后，第二微流道槽与第一微流道槽对齐组合成通道；将热管插入通道中。5.根据权利要求4所述的多异构芯片的晶圆级封装结构的制作方法，其特征在于，还包括：在电路板中布置电容，并在电路板...

【专利技术属性】
技术研发人员：姜申飞，朱小云，胡杨，潘岳，李霞，王立华，王磊，郝培霖，莫志文，
申请(专利权)人：清华大学，
类型：发明
国别省市：