同时减轻集成电路老化和降低泄漏功耗的电源电压调整法制造技术

同时减轻集成电路老化和降低泄漏功耗的电源电压调整法，属于集成电路设计技术领域，其特征是，通过在集成电路中使用一高一低的双重电源电压，并在电路运行的时候根据电路的延时和泄漏功耗，动态地调整电路的双电源电压，使电路性能参数精确地满足要求，达到同时减轻电路老化和降低泄漏功耗的目的。

【技术实现步骤摘要】

本专利技术涉及一种同时减轻集成电路老化和降低泄漏功耗的电源电压调整方法，属于集成电路设计

技术介绍
随着CMOS工艺特征尺寸的不断降低， 一种称为负偏置温度不稳定性(Negative Bias Temperature Instability,简称NBTI)的老化机制逐渐成为影响数字集成电路可靠性的最重要因素之一。NBTI是PMOS晶体管特有的一种效应，当PMOS晶体管处于反向偏置条件时会发生NBTI效应。在集成电路的制造过程中，当对硅进行氧化时，由于工艺的原因必须引入氢原子，因此除了会在氧化物中形成通常的硅-氧(Si-O)化合键，也会形成一部分硅-氢(Si-H)化合键，这些Si-H键相对于Si-O键属于弱化合键。当PMOS管处于负偏置时，由于栅极电场的作用，在沟道反型层中的空穴会发生隧穿进入栅氧化层，并被界面处的Si-H键捕获，这样Si-H键会发生断裂，并形成相当于正电荷的界面陷阱和氢原子；氢原子向栅极方向扩散，从而使得前面的化学反应可以不断进行。界面陷阱会提高PMOS管的阈值电压的绝对值，使PMOS管的工作电流下降，延时增加，造成电路的性能下降，甚至造成电路逻辑功能上的错误。相关的研究和实际测量数据都表明，由NBTI导致的PMOS管的阈值电压的增加量(A4)和电路工作时间(0满足一个指数关系式△Chr (1)其中，iV是一个和工艺特征尺寸、温度、电源电压、器件掺杂浓度等有关的常数，"是时间依赖指数(对H2扩散模型『1/6，对H扩散模型"4/4)。NBTI机制在MOS管发展的初期就被人们发现。近年来，随着MOS管栅氧层厚度的不断降低，NBTI效应变得越来越严重。最近两三年，不断有学者提出减轻NBTI老化的技术。Kumar等学者在Adaptive Techniques for OvercomingPerformance Degradation due to Aging in Digital Circuits —文中，提出了动态适应的偏置电压和电源电压调整法，他们在电路运行的时候根据电路的实际情况决定出需要的晶体管电源电压和偏置电压，但是他们的技术增加电路泄漏功耗达27%。此外还有NBTI综合法、输入向量控制、内部节点控制等优化技术。另一方面，随着工艺的进步，电路的工作频率越来越高，单位面积上逻辑门的个数也在快速增长，因此，CMOS电路的功耗问题成为电路设计中的一个非常重要的问题。电路总功耗分为动态功耗和静态功耗两部分。当电路运行时，电路功耗主要为动态功耗；电路处于闲置状态时，电路功耗主要为静态功耗，即各个MOS管的泄漏功耗。但是电路运行的时候也一样存在泄漏功耗。泄漏功耗主要包括亚阈值泄漏、栅极泄漏、栅泄漏引起的漏极泄漏等。在纳米器件时代，MOS管的泄漏功耗越来越大，由此造成的静态功耗所占电路总功耗的比重也逐渐提高，泄漏功耗已经成为CMOS电路功耗的一个主要部分。目前工业界用来降低泄漏功耗的最常用的技术有双阈值分配和电源电压屏蔽等。双阈值分配，主要思想是在保证电路性能的基础上，在需要高性能的地方采用低阈值的晶体管，在其他地方采用高阈值的晶体管来降低泄漏功耗；电源电压屏蔽法是在电源线和逻辑模块中插入睡眠晶体管，当电路闲置时，使用控制信号关断睡眠晶体管，使逻辑电路的电源电压接近于零，从而降低泄漏功耗。除此之外，还有输入向量控制、动态电压调整和动态阈值调整等优化技术。
技术实现思路
本专利技术的目的是提供一种同时减轻由负偏置温度不稳定性引起的电路老化和降低泄漏功耗的电源电压分配方法。通过使用一高一低的双电源电压，并在电路运行的时候动态地调整电路的电源电压，达到同时减轻电路老化和降低泄漏功耗的目的。本专利技术的特征在于，所述方法是一种用计算机对由MOS晶体管组成的集成电路进行仿真设计的方法，步骤如下步骤(l)，计算机初始化，设定仿真模块HSPICE，用于计算逻辑门的泄漏功耗，用于计算逻辑门的输入为输入向量^p^时的概率、以及计算逻辑门延时和所述集成电路延时的仿真模块PrimeTime，输入所需要设计的集成电路的拓扑序列；步骤(2)，计算所述集成电路的时序信息，找出该集成电路中延时最大的路径，称为关键路径，关键路径上的逻辑门称为关键逻辑门；步骤(3)，把所述集成电路中的所有逻辑门分为以下两类逻辑门集合高电源电压逻辑门集合HVGS，由所述关键路径上的逻辑门组成，统一使用高电源电压，用「w;^表示，并设定一个高电源电压候选序列，低电源电压逻辑门集合LVGS,由所有非关键路径上的逻辑门组成，统一使用低电源电压，用「^。w表示；步骤(4)，为所述集成电路的延时设定一个延时约束值，使该集成电路在整个寿命期间内工作时发生的延时均小于所述延时约束值；步骤(5)，按以下步骤计算出所述集成电路的延时在何时将超过所述延时约束值步骤(5.1)，每增加一个单位时间A/，按下式计算每个逻辑门s的阈值电压的增加量A^(":A^(七竭剩"， 其中，iV("是所述逻辑门s的老化参数，由器件手册的参数决定，"是时间 依赖指数，对H2扩散模型^1/6，对H扩散模型『1/4， 再按下式计算所述逻辑门s的延时Z^/"y(":,)=尺歸腦其中，"为速度饱和因子，1^"<2，《(p)由器件手册查出，C^("为逻 辑门s的负载电容，「w("为逻辑门s的电源电压，^。为逻辑门的初始阈值电 压，为设定值，所述集成电路的总延时由所述仿真模块PrimeTime计算得到，步骤(5.2)，计算所述集成电路在每增加一个单位时间A^后的电路延时，若所述延时超过所述延时约束值，则该时刻即为下一个需要动态调整电源电压的时间点[+1;步骤(6)，在步骤(5)得到的动态计算出的时间点^上，按下述步骤对所述电源 电压进行动态调整步骤(6.1)，选择并优化在^+1时间点的高电源电压，步骤如下步骤(6丄1)，从所述高电源电压序列中任选一个高电源电压作为(+1时间点的高电源电压，并分配给所述关键路径上的各个关键逻辑门，步骤(6丄2)，按下式计算用于优化所述集成电路的延时和泄漏功耗的目标函 数F的值其中"和5为权重常数"+B=1 ，所述^和5的值均由设计要求而定，) 为时间点^时所述集成电路的延时，由所述仿真模块PrimeTime得到，是时间点(.时的所述集成电路的总泄漏功耗，对于每一个逻辑门而言， 泄漏功耗/LJ"由下式给出，s为该逻辑门的序号《w (" = (" x S ,其中，Uw'"/^，^O)，400)为该逻辑门s在输入向量为z'"p^、电源电压为^("、阈值电压为4(力时的漏电流，所述漏电流由所述仿真模块HSPICE 得到，尸raZ^，/"/ "f)表示该关键逻辑门s的输入向量为z'"戸/的概率，由所述仿真 模块PrimeTime得到，再按下式计算所述集成电路在^时间点的总泄漏功耗其中，S为所述集成电路的逻辑门总数，步骤(6丄3)，遍历所述高电源电压候选序列，按步骤(6丄1)和(6丄2)所述的方 法计算所述各对应的目标函数F的值，取使F值最小时的高电源电压值作为优 化的，并分配给所述关键路径上的各个关键逻辑门；步骤(6.2)，确定并优化^时间点上的最优的低电源电压步骤(6.2.1)，对于从所述低电源电压逻辑门集合LVGS中的任何一个非关键逻辑门/，计算放松后的延时^本文档来自技高网...

【技术保护点】
同时减轻集成电路老化和降低泄漏功耗的电源电压调整法，其特征在于，所述方法是一种用计算机对由ＭＯＳ晶体管组成的集成电路进行仿真设计的方法，步骤如下：　步骤（１），计算机初始化，　设定：仿真模块ＨＳＰＩＣＥ，用于计算逻辑门的泄漏功耗 ，用于计算逻辑门的输入为输入向量ｉｎｐｕｔ时的概率、以及计算逻辑门延时和所述集成电路延时的仿真模块ＰｒｉｍｅＴｉｍｅ，　输入：所需要设计的集成电路的拓扑序列；　步骤（２），计算所述集成电路的时序信息，找出该集成电路中延时最大的路 径，称为关键路径，关键路径上的逻辑门称为关键逻辑门；　步骤（３），把所述集成电路中的所有逻辑门分为以下两类逻辑门集合：　高电源电压逻辑门集合ＨＶＧＳ，由所述关键路径上的逻辑门组成，统一使用高电源电压，用Ｖ↓［ｄｄｈｉｇｈ］表示， 并设定一个高电源电压候选序列，　低电源电压逻辑门集合ＬＶＧＳ，由所有非关键路径上的逻辑门组成，统一使用低电源电压，用Ｖ↓［ｄｄｌｏｗ］表示；　步骤（４），为所述集成电路的延时设定一个延时约束值，使该集成电路在整个寿命期间内工作时 发生的延时均小于所述延时约束值；　步骤（５），按以下步骤计算出所述集成电路的延时在何时将超过所述延时约束值：　步骤（５．１），每增加一个单位时间Δｔ，按下式计算每个逻辑门ｓ的阈值电压的增加量ΔＶ↓［ｔｈ］（ｓ）：　ΔＶ↓［ ｔｈ］（ｓ）＝Ｎ（ｓ）×（Δｔ）↑［ｎ］，　其中，Ｎ（ｓ）是所述逻辑门ｓ的老化参数，由器件手册的参数决定，ｎ是时间依赖指数，对Ｈ↓［２］扩散模型ｎ＝１／６，对Ｈ扩散模型ｎ＝１／４，　再按下式计算所述逻辑门ｓ的延时Ｄｅｌａｙ（ｓ） ：　Ｄｅｌａｙ（ｓ）＝Ｋ（ｓ）Ｃ↓［Ｌ］（ｓ）Ｖ↓［ｄｄ］（ｓ）／（Ｖ↓［ｄｄ］（ｓ）－Ｖ↓［ｔｈ０］－ΔＶ↓［ｔｈ］（ｓ））↑［α］，　其中，α为速度饱和因子，１≤α＜２，Ｋ（ｐ）由器件手册查出，Ｃ↓［Ｌ］（ｓ）为逻辑门ｓ的负 载电容，Ｖ↓［ｄｄ］（ｓ）为逻辑门ｓ的电源电压，Ｖ↓［ｔｈ０］为逻辑门的初始阈值电压，为设定值，　所述集成电路的总延时由所述仿真模块ＰｒｉｍｅＴｉｍｅ计算得到，　步骤（５．２），计算所述集成电路在每增加一个单位时间Δｔ后的电路延 时，若所述延时超过所述延时约束值，则该时刻即为下一个需要动态调整电源电压的时间点ｔ↓［ｉ＋１］；　步骤（６），在步骤（５）得到...

【技术特征摘要】

【专利技术属性】
技术研发人员：汪玉，陈晓明，杨华中，
申请(专利权)人：清华大学，
类型：发明
国别省市：11[]