一种HEMT器件及其制备方法技术

本发明专利技术提供一种HEMT器件及其制备方法，HEMT器件包括：部分被去除的衬底层；位于所述衬底层上的外延层，外延层包括成核层，成核层与衬底层接触；源电极区和漏电极区位于外延层上方的两侧；漏电极区设置有图形化得到的空白区域，空白区域贯通外延层并延伸至衬底层被去除的部分。本发明专利技术通过衬底层的部分被去除，可以避免被去除部分的衬底层和成核层之间形成导电层，降低衬底层引入的寄生电阻，减少射频损耗；同时，利用在源漏电极区及其外延层中贯穿的空白区域，可以提高器件的散热能力，控制热效应；另外，设置衬底层为低阻硅衬底，避免高阻硅基GaN外延材料的弯曲问题，以扩展晶圆尺寸。寸。寸。

【技术实现步骤摘要】
一种HEMT器件及其制备方法


[0001]本专利技术属于半导体集成电路制造
，特别是涉及一种HEMT器件及其制备方法。

技术介绍

[0002]氮化镓(GaN)技术近年来在射频和微波领域的应用引起了广泛的关注。GaN基器件在二维电子气通道中具有大带隙(Eg＝3.42eV)、高电子饱和速度(Vsat～2.7
×
107cm/s)、大击穿场(Ec～3.3MV/cm)和高迁移率(un～2000cm2/V
‑
s)等优越的材料性能，是实现无线发射机前端功率放大器以实现高效率和高输出功率的优秀候选器件。此外，最近材料工程的进展允许在大规模硅衬底上生长高质量的GaN层，使实现低成本和高性能的硅上GaN(GaN
‑
on
‑
Silicon)器件成为可能。
[0003]然而硅与GaN外延层之间存在的较大的晶格失配和热失配是制约硅基GaN技术发展的主要瓶颈，为了解决失配问题，通常在硅衬底与GaN缓冲层之间生长较厚的渐变层或超晶格层作为成核层，但是衬底与成核层界面处易形成导电层，便引入了较大的寄生电阻和寄生电容，导致器件在高频工作状态下存在较大射频损耗，限制输出功率和效率；同时，GaNHEMT器件不仅可以使用硅衬底，还可以使用SiC衬底，SiC的热导率是硅的3倍，具有更好的导热性能，这便导致硅基GaNHEMT不得不考虑热效应问题；另外，硅基GaN射频器件使用高阻(HR)硅衬底，但是与低电阻率(LR)硅衬底相比，在HR衬底上生长高应变GaN层，其弯曲问题更为严重，弯曲问题也限制了GaN
‑
on
‑
Silicon技术向更大尺寸的硅衬底发展。
[0004]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

[0005]鉴于以上现有技术的缺点，本专利技术的目的在于提供一种HEMT器件及其制备方法，用于解决现有技术中硅基GaNHEMT器件的射频损耗高、热效应明显的问题。
[0006]为实现上述目的，本专利技术提供一种HEMT器件，所述HEMT器件包括：
[0007]衬底层；
[0008]外延层，所述外延层位于所述衬底层上，所述外延层包括成核层，所述成核层与所述衬底层接触；
[0009]源电极区和漏电极区，所述源电极区和所述漏电极区位于所述外延层上方的两侧；
[0010]其中，所述衬底层与所述漏电极区垂直对应的区域至少被部分去除，以形成与所述漏电极区垂直对应的缺口。
[0011]可选地，所述漏电极区设置有图形化得到的空白区域，所述空白区域贯通所述外延层并延伸至所述缺口。
[0012]可选地，所述空白区域沿平行于所述源电极区和所述漏电极区连线方向的栅宽方向的两端的所述漏电极区的宽度均大于5微米。
[0013]可选地，所述HEMT器件还包括：欧姆金属，所述欧姆金属位于所述源电极区和所述漏电极区的上方；钝化层，所述钝化层覆盖于所述外延层和所述欧姆金属上；栅电极区，所述栅电极区位于所述源电极区和所述漏电极区之间；栅金属，所述栅金属位于所述栅电极区上方。
[0014]可选地，所述衬底层为低阻硅衬底。
[0015]本专利技术还提供一种HEMT器件的制备方法，所述制备方法用于制备上述任意一种所述的HEMT器件，所述制备方法包括：提供衬底层，于所述衬底层的表面生长外延层；
[0016]在所述外延层的表面两侧分别形成源电极区和漏电极区，所述源电极区和漏电极区均与所述外延层接触并形成欧姆接触；
[0017]图形化所述漏电极区，形成所述漏电极区内的空白区域，所述空白区域内显露出所述外延层的部分表面；
[0018]对所述空白区域内显露出的所述外延层进行刻蚀，以显露出所述衬底层；
[0019]对所述空白区域内显露出的所述衬底层进行刻蚀，使所述空白区域延伸至所述衬底层内的预设深度；
[0020]将至此形成的所述HEMT器件键合至键合衬底上；
[0021]对所述衬底层远离所述键合衬底的表面进行减薄，减薄至所述空白区域贯穿所述衬底层；
[0022]对所述键合衬底进行去键合。
[0023]可选地，在所述外延层、所述源电极区和所述漏电极区的表面沉积钝化层；刻蚀在所述源电极区和漏电极区之间的钝化层以形成条形栅槽，在所述栅槽上设置栅金属，形成栅电极区。
[0024]可选地，所述源电极区和/或所述漏电极区沿平行于所述源电极区和所述漏电极区连线方向的栅宽方向的宽度为20微米
‑
500微米；和/或所述源电极区和/或所述漏电极区沿平行于所述衬底层表面且垂直于所述源电极区和所述漏电极区连线方向的栅长方向的长度为15微米
‑
50微米。
[0025]可选地，所述空白区域在所述衬底层内延伸的深度为50微米
‑
100微米。
[0026]可选地，对所述衬底层远离所述键合衬底的表面进行减薄的方法为机械砂轮减薄、抛光减薄和/或化学腐蚀减薄。
[0027]如上，本专利技术的HEMT器件及其制备方法，具有以下有益效果：
[0028]本专利技术通过衬底层的部分被去除，可以避免被去除部分的衬底层和成核层之间形成导电层，降低衬底层引入的寄生电阻，减少射频损耗；
[0029]本专利技术利用在源漏电极区及其外延层中贯穿的空白区域，可以提高器件的散热能力，控制热效应；
[0030]本专利技术设置衬底层为低阻硅衬底，避免高阻硅基GaN外延材料的弯曲问题，以扩展晶圆尺寸。
附图说明
[0031]图1显示为本专利技术HEMT器件的结构示意图。
[0032]图2显示为本专利技术HEMT器件一可选示例的结构示意图。
[0033]图3显示为本专利技术HEMT器件的制备方法中步骤1一可选示例中生长外延层所呈现的结构示意图。
[0034]图4显示为本专利技术HEMT器件的制备方法中步骤2设置源电极区和漏电极区所呈现的结构示意图。
[0035]图5显示为本专利技术HEMT器件的制备方法中步骤2一可选示例中设置钝化层所呈现的结构示意图。
[0036]图6显示为本专利技术HEMT器件的制备方法中步骤2一可选示例中设置栅电极区所呈现的结构示意图。
[0037]图7显示为本专利技术HEMT器件的制备方法中步骤3图形化漏电极区所呈现的结构示意图。
[0038]图8显示为本专利技术HEMT器件的制备方法中步骤4刻蚀外延层所呈现的结构示意图。
[0039]图9显示为本专利技术HEMT器件的制备方法中步骤5空白区域延伸至衬底层所呈现的结构示意图。
[0040]图10显示为本专利技术HEMT器件的制备方法中步骤6HEMT器件键合至键合衬底所呈现的结构示意图。
[0041]图11显示为本专利技术HEMT器件的制备方法中本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种HEMT器件，其特征在于，所述HEMT器件包括：衬底层；外延层，所述外延层位于所述衬底层上，所述外延层包括成核层，所述成核层与所述衬底层接触；源电极区和漏电极区，所述源电极区和所述漏电极区位于所述外延层上方的两侧；其中，所述衬底层与所述漏电极区垂直对应的区域至少被部分去除，以形成与所述漏电极区垂直对应的缺口。2.根据权利要求1所述的HEMT器件，其特征在于，所述漏电极区设置有图形化得到的空白区域，所述空白区域贯通所述外延层并延伸至所述缺口。3.根据权利要求2所述的HEMT器件，其特征在于，所述空白区域沿平行于所述源电极区和所述漏电极区连线方向的栅宽方向的两端的所述漏电极区的宽度均大于5微米。4.根据权利要求1所述的HEMT器件，其特征在于，所述HEMT器件还包括：欧姆金属，所述欧姆金属位于所述源电极区和所述漏电极区的上方；钝化层，所述钝化层覆盖于所述外延层和所述欧姆金属上；栅电极区，所述栅电极区位于所述源电极区和所述漏电极区之间；栅金属，所述栅金属位于所述栅电极区上方。5.根据权利要求1所述的HEMT器件，其特征在于，所述衬底层为低阻硅衬底。6.一种HEMT器件的制备方法，其特征在于，所述制备方法用于制备权利要求1
‑
5中任意一项所述的HEMT器件，所述制备方法包括：提供衬底层，于所述衬底层的表面生长外延层；在所述外延层的表面两侧分别形成源电极区和漏电极区，所述源电极区和漏电极区均与所述外延层接触并形成欧姆接触；图形化所述漏电极区，形成所述...

【专利技术属性】
技术研发人员：李敏，龚谦，吴亮，钱蓉，马灵美，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：