晶体管、芯片、集成电路及电子设备制造技术

本公开涉及一种晶体管、芯片、集成电路及电子设备。该晶体管包括依次层叠设置的掺杂层、氧化物层以及栅极层；所述掺杂层包括源极区、漏极区以及沟道区；所述沟道区位于所述源极区和所述漏极区之间；沿着垂直于所述源极区指向所述漏极区的方向，所述沟道区的长度大于所述源极区和/或所述漏极区的长度。本公开提供的技术方案，不仅能够有效的减小总辐照剂量效应的作用，同时还可以避免闩锁效应。在保证不影响电路时序和频率等性能的同时，极大的减少加固工作对晶体管面积的开销，从而达到使晶体管可以承受辐射条件下的工作环境，提升了晶体管整体的抗辐射可靠性。体管整体的抗辐射可靠性。体管整体的抗辐射可靠性。

【技术实现步骤摘要】
晶体管、芯片、集成电路及电子设备


[0001]本公开涉及晶体管
，尤其涉及一种晶体管、芯片、集成电路及电子设备。

技术介绍

[0002]通常宇宙辐射中包含α射线、中子粒子束等，这些粒子与电路芯片衬底中的硅原子相互作用并产生不必要的碰撞或占据空穴，使得电路芯片的衬底或掺杂部分吸收粒子束。当电路的敏感节点吸收了这些高能粒子，它会瞬间改变接收节点的电压，发生单粒子效应。单粒子效应是指单个高能粒子穿过微电子器件的灵敏区时造成器件状态的非正常改变的一种辐射效应，包括单粒子翻转、单粒子锁定、单粒子烧毁、单粒子栅击穿、单粒子闩锁等。例如，单粒子瞬态脉冲信号(SET信号)容易被存储器电路保存，系统的逻辑值(0到1或1到0)将会被改变，从而造成关键电路系统功能异常或紊乱，严重的情况会引发重大事故。并且，单粒子闩锁错误会使得整个电路系统锁死罢工。因而，如何提升芯片整体的抗辐射可靠性是目前尚需解决的技术问题。

技术实现思路

[0003]为了解决上述技术问题，本公开提供了一种晶体管、芯片、集成电路及电子设备。
[0004]本公开提供了一种晶体管，包括依次层叠设置的掺杂层、氧化物层以及栅极层；
[0005]所述掺杂层包括源极区、漏极区以及沟道区；所述沟道区位于所述源极区和所述漏极区之间；
[0006]沿着垂直于所述源极区指向所述漏极区的方向，所述沟道区的长度大于所述源极区和/或所述漏极区的长度。
[0007]在一些实施例中，所述沟道区位于所述栅极层在所述掺杂层上的投影内。
[0008]在一些实施例中，所述源极区和所述漏极区沿着所述沟道区对称设置；
[0009]沿着垂直于所述源极区指向所述漏极区的方向，所述沟道区包括相邻设置的第一区域和第二区域，所述第一区域的长度与所述源极区的长度相同；
[0010]沿着所述源极区指向所述漏极区的方向，所述第一区域的宽度与所述第二区域的宽度相同；
[0011]所述第一区域位于所述源极区与所述漏极区之间。
[0012]在一些实施例中，沿着垂直于所述源极区指向所述漏极区的方向，所述第二区域包括相邻设置的第一掺杂区和第二掺杂区；
[0013]所述第二掺杂区位于所述第一掺杂区与所述第一区域之间；
[0014]所述第一掺杂区与所述源极区以及所述漏极区非接触设置；
[0015]所述第一掺杂区的粒子掺杂浓度大于所述第二掺杂区的粒子掺杂浓度。
[0016]在一些实施例中，所述沟道区域还包括第三区域；沿着垂直于所述源极区指向所述漏极区的方向，所述第一区域位于所述第三区域与所述第二区域之间。
[0017]在一些实施例中，所述第二区域与所述第三区域沿着所述第一区域对称设置。
[0018]在一些实施例中，沿着垂直于所述源极区指向所述漏极区的方向，所述第三区域包括相邻设置的第三掺杂区和第四掺杂区；
[0019]所述第四掺杂区位于所述第三掺杂区与所述第一区域之间；
[0020]所述第三掺杂区与所述源极区以及所述漏极区非接触设置；
[0021]所述第三掺杂区的粒子掺杂浓度大于所述第四掺杂区的粒子掺杂浓度。
[0022]本公开还提供了一种芯片，其特征在于，包括如上所述的晶体管。
[0023]本公开还提供了一种集成电路，包括如上所述的芯片。
[0024]本公开还提供了一种电子设备，包括如上所述的集成电路。
[0025]本公开实施例提供的技术方案与现有技术相比具有如下优点：
[0026]沿着垂直于源极区指向漏极区的方向，沟道区的长度大于源极区和/或漏极区的长度。由于该沟道区容易接受粒子，属于晶体管的敏感区域，通过将沟道区的长度增大，可以有效的避免发生电反转，使得多出源极区和/或漏极区边缘的沟道区相当于寄生效应隔离装置。不仅能够有效的减小总辐照剂量效应的作用，同时还可以避免闩锁效应。在保证不影响电路时序和频率等性能的同时，极大的减少加固工作对晶体管面积的开销，从而达到使晶体管可以承受辐射条件下的工作环境，提升了晶体管整体的抗辐射可靠性。同时晶体管的结构简单且容易实现，采用普通的晶体管制备工艺就可以实现，使得晶体管的制作成本较低。另外，将沟道区的长度设置为大于源极区和/或漏极区的长度，还可以降低寄生晶体管的短沟道效应，从而显着降低的晶体管截止状态的泄漏，以提高晶体管的性能。
附图说明
[0027]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
[0028]为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0029]图1为本公开实施例提供的一种晶体管的剖视图；
[0030]图2为图1中掺杂层的俯视图；
[0031]图3为本公开实施例提供的一种掺杂层的俯视图；
[0032]图4为本公开实施例提供的又一种掺杂层的俯视图；
[0033]图5为本公开实施例提供的又一种掺杂层的俯视图；
[0034]图6为本公开实施例提供的又一种掺杂层的俯视图；
[0035]图7为本公开实施例提供的一种芯片的结构示意图。
具体实施方式
[0036]为了能够更清楚地理解本公开的上述目的、特征和优点，下面将对本公开的方案进行进一步描述。需要说明的是，在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合。
[0037]在下面的描述中阐述了很多具体细节以便于充分理解本公开，但本公开还可以采用其他不同于在此描述的方式来实施；显然，说明书中的实施例只是本公开的一部分实施
例，而不是全部的实施例。
[0038]通常当电路芯片等器件在高辐射的环境下运行时，高辐射环境中的粒子对电路芯片等器件的可靠运行造成了非常不利的影响。该高辐射环境包括高层大气、近地轨道、外层空间和某些地面环境(例如，接近产生大量辐射的设备)。软错误是由宇宙射线或高能粒子撞击半导体材料引起的。在空间辐射环境中工作的CMOS IC经受三种主要的瞬态辐射效应：单粒子闩锁，由于累积辐照量和单粒子翻转引起的性能退化。辐射诱导的硅CMOS电路中的瞬态效应基本上是导致电流直接电离的电荷收集和传输现象收集的电荷可能在短时间间隔内不经意地改变内部节点电压电路。这些瞬变可以改变电路中的MOS晶体管的电性能。甚至可能导致存储在存储器单元中的信息的丢失。随后系统异常运行和永久电路损坏。
[0039]相关技术中，为提高芯片的抗辐射能力，减小闩锁和总辐照剂量效应，现有的解决方案分为原理设计和版图设计两大部分。原理图方面采用特殊的恢复结构设计，例如在电路原理结构中加入恢复或者保护设计需要使用更多的晶体管来实现对芯片的保护效应。然而通常情况下芯片多出的面积开销为原有电路的两倍或者三倍。例如对于基于双互锁存储单元(DICE)结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶体管，其特征在于，包括依次层叠设置的掺杂层、氧化物层以及栅极层；所述掺杂层包括源极区、漏极区以及沟道区；所述沟道区位于所述源极区和所述漏极区之间；沿着垂直于所述源极区指向所述漏极区的方向，所述沟道区的长度大于所述源极区和/或所述漏极区的长度。2.根据权利要求1所述的晶体管，其特征在于，所述沟道区位于所述栅极层在所述掺杂层上的投影内。3.根据权利要求1所述的晶体管，其特征在于，所述源极区和所述漏极区沿着所述沟道区对称设置；沿着垂直于所述源极区指向所述漏极区的方向，所述沟道区包括相邻设置的第一区域和第二区域，所述第一区域的长度与所述源极区的长度相同；沿着所述源极区指向所述漏极区的方向，所述第一区域的宽度与所述第二区域的宽度相同；所述第一区域位于所述源极区与所述漏极区之间。4.根据权利要求3所述的晶体管，其特征在于，沿着垂直于所述源极区指向所述漏极区的方向，所述第二区域包括相邻设置的第一掺杂区和第二掺杂区；所述第二掺杂区位于所述第一掺杂区与所述第一区域之间；所述第一掺杂区与...

【专利技术属性】
技术研发人员：许海稼，梁学锋，郑勋，李介民，李壮，张东伟，包冲，
申请(专利权)人：北京国科环宇科技股份有限公司，
类型：发明
国别省市：