薄膜晶体管、显示基板及显示装置制造方法及图纸

本发明专利技术公开了一种薄膜晶体管、显示基板及显示装置，该薄膜晶体管包括：栅极、有源层、源极以及漏极。其中，有源层包括源极接触区域、漏极接触区域以及位于源极接触区域与漏极接触区域之间的沟道区域。沟道区域包括靠近漏极接触区域的第一沟道区，沿远离漏极接触区域的方向，第一沟道区的沟道宽度减小。第一沟道区的沟道宽度减小。第一沟道区的沟道宽度减小。

【技术实现步骤摘要】
薄膜晶体管、显示基板及显示装置


[0001]本专利技术涉及显示
，尤其涉及一种薄膜晶体管、显示基板及显示装置。

技术介绍

[0002]随着显示技术的发展，薄膜晶体管(Thin Film Transistor，简称TFT)被应用在自发光显示装置中，成为驱动显示装置发光的重要器件。薄膜晶体管的性能将直接影响显示装置的显示效果。因此，改善薄膜晶体管的不良问题如输出特性的翘曲以及漏电流等成为亟待解决的问题。

技术实现思路

[0003]鉴于上述问题，提出了本专利技术以便提供一种克服上述问题或者至少部分地解决上述问题的薄膜晶体管、显示基板及显示装置。
[0004]第一方面，本说明书实施例提供了一种薄膜晶体管，包括：栅极、有源层、源极以及漏极，其中，所述有源层包括源极接触区域、漏极接触区域以及位于所述源极接触区域与所述漏极接触区域之间的沟道区域；
[0005]所述沟道区域包括靠近所述漏极接触区域的第一沟道区，沿远离所述漏极接触区域的方向，所述第一沟道区的沟道宽度减小。
[0006]进一步地，所述第一沟道区的形状为弧形，沿远离所述漏极接触区域的方向，所述第一沟道区的沟道宽度由大到小渐变。
[0007]进一步地，所述第一沟道区包括：第一子区域以及第二子区域，所述第一子区域位于所述漏极接触区域与所述第二子区域之间，所述第一子区域和第二子区域为矩形，所述第一子区域的宽度大于所述第二子区域的宽度，所述第二子区域的延伸方向与所述第一子区域的延伸方向垂直。
[0008]进一步地，所述沟道区域还包括：靠近所述源极接触区域的第二沟道区，所述第一沟道区的远离所述漏极接触区域的一端的宽度大于或等于所述第二沟道区的宽度。
[0009]进一步地，所述沟道区域还包括：靠近所述源极接触区域的第二沟道区，所述第一沟道区与所述第二沟道区呈轴对称分布。
[0010]进一步地，所述栅极包括第一子栅极和第二子栅极，所述第一子栅极正对所述第一沟道区，所述第二子栅极正对所述第二沟道区，所述第一子栅极和第二子栅极之间具有间隔区域；
[0011]所述有源层还包括：位于所述第一沟道区和所述第二沟道区之间的离子注入区，所述第一沟道区和所述第二沟道区通过所述离子注入区电连接；
[0012]所述源极接触区域、所述漏极接触区域以及所述离子注入区位于所述间隔区域。
[0013]进一步地，所述栅极具有镂空的开口，所述有源层还包括：与所述开口正对的离子注入区；
[0014]所述第一沟道区位于所述离子注入区与所述漏极接触区域之间，所述第二沟道区
位于所述离子注入区与所述源极接触区域之间；所述第一沟道区和所述第二沟道区通过所述离子注入区电连接。
[0015]进一步地，所述栅极包括M个子栅极，M为大于或等于2的整数，所述M个子栅极中靠近所述漏极的子栅极正对所述第一沟道区，所述第一沟道区的沟道长度小于其余M
‑
1个子栅极对应的沟道总长度。
[0016]第二方面，本说明书实施例提供了一种薄膜晶体管，包括：栅极、有源层、源极以及漏极，其中，所述有源层包括源极接触区域、漏极接触区域以及位于所述源极接触区域与所述漏极接触区域之间的沟道区域；
[0017]所述栅极包括M个子栅极，所述M个子栅极中靠近所述漏极的子栅极对应的沟道区域的长度小于其余M
‑
1个子栅极对应的沟道区域的总长度，其中，M为大于或等于2的整数。
[0018]第三方面，本说明书实施例提供了一种显示基板，包括：衬底基板以及上述第一方面或第二方面所述的薄膜晶体管，所述薄膜晶体管设置在所述衬底基板上。
[0019]进一步地，上述显示基板包括：设置在所述衬底基板上的多个像素电路，每个所述像素电路包括：开关晶体管以及驱动晶体管，所述开关晶体管和/或驱动晶体管采用上述第一方面或第二方面所述的薄膜晶体管。
[0020]第四方面，本说明书实施例提供了一种显示装置，包括：上述第三方面所述的显示基板。
[0021]本说明书实施例提供的技术方案，至少具有如下技术效果或优点：
[0022]本说明书实施例提供的薄膜晶体管、显示基板及显示装置，通过对靠近漏极接触区域的第一沟道区的宽度进行设计，使得沿远离漏极接触区域的方向，第一沟道区的沟道宽度减小。这样能够有效地降低漏端的电场，改善漏端电场集中问题，从而有利于降低关态时薄膜晶体管的漏电流，以及改善薄膜晶体管输出特性的翘曲，以优化显示效果。
[0023]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
附图说明
[0024]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0025]图1示出了一种显示装置的结构示意图；
[0026]图2示出了一种示例性像素电路的电路图；
[0027]图3示出了本说明书实施例中一种示例性薄膜晶体管的截面示意图；
[0028]图4
‑
7示出了本说明书实施例中四种示例性单栅薄膜晶体管的俯视示意图；
[0029]图8
‑
13示出了本说明书实施例中六种示例性双栅薄膜晶体管的俯视示意图；
[0030]图14示出了一种示例性双栅薄膜晶体管的截面示意图；
[0031]图15示出了本说明书实施例中第七种示例性双栅薄膜晶体管的俯视示意图。
具体实施方式
[0032]显示装置由薄膜晶体管驱动发光，而薄膜晶体管由于受沟道调制效应和浮体效应的影响，容易存在输出特性不饱和的问题。对薄膜晶体管进行电场分布仿真可以发现，其电场分布主要集中在薄膜晶体管的漏端。
[0033]产生浮体效应的根本原因就在于漏端的强电场对载流子进行加速，导致碰撞电离。具体来讲，漏端的强电场使沟道电子加速，被加速的电子获得足够的能量后，通过碰撞电离，产生新的电子
‑
空穴对。新产生的电子
‑
空穴对在强电场的作用下分离，电子被漏端收集，而空穴则聚集在靠近源端和埋氧的衬底上。随着聚集的空穴的增加，局部体电位也随之升高。这会引起该处的栅开启电压的降低，从而使漏端的输出电流突然增加。当聚集的空穴达到一定程度时，源/体结导通，体电位不再增加。这就是浮体效应引起的输出特性kink(翘曲)效应的物理机制。
[0034]同时，由于在关态下，薄膜晶体管漏端的电场集中，会产生泄漏电流(带带隧穿、陷阱辅助隧穿等)。尤其是低温多晶硅(Low Temperature Poly
‑
Silicon，LTPS)薄膜晶体管的漏电流较其他材料偏高。
[0035]如图1所示，显示装置10包括显示区101和本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种薄膜晶体管，其特征在于，包括：栅极、有源层、源极以及漏极，其中，所述有源层包括源极接触区域、漏极接触区域以及位于所述源极接触区域与所述漏极接触区域之间的沟道区域；所述沟道区域包括靠近所述漏极接触区域的第一沟道区，沿远离所述漏极接触区域的方向，所述第一沟道区的沟道宽度减小。2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一沟道区的形状为弧形，沿远离所述漏极接触区域的方向，所述第一沟道区的沟道宽度由大到小渐变。3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一沟道区包括：第一子区域以及第二子区域，所述第一子区域位于所述漏极接触区域与所述第二子区域之间，所述第一子区域和第二子区域为矩形，所述第一子区域的宽度大于所述第二子区域的宽度，所述第二子区域的延伸方向与所述第一子区域的延伸方向垂直。4.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道区域还包括：靠近所述源极接触区域的第二沟道区，所述第一沟道区的远离所述漏极接触区域的一端的宽度大于或等于所述第二沟道区的宽度。5.根据权利要求1所述的薄膜晶体管，其特征在于，所述沟道区域还包括：靠近所述源极接触区域的第二沟道区，所述第一沟道区与所述第二沟道区呈轴对称分布。6.根据权利要求5所述的薄膜晶体管，其特征在于，所述栅极包括第一子栅极和第二子栅极，所述第一子栅极正对所述第一沟道区，所述第二子栅极正对所述第二沟道区，所述第一子栅极和第二子栅极之间具有间隔区域；所述有源层还包括：位于所述第一沟道区和所述第二沟道区之间的离子注入区，所述第一沟道区和所述第二沟道区通过所述离子注入区电连接；所述源极接触区域、所述漏极接触区域以及所述离...

【专利技术属性】
技术研发人员：宋尊庆，
申请(专利权)人：北京京东方技术开发有限公司，
类型：发明
国别省市：