【技术实现步骤摘要】
本公开的实施例涉及一种显示基板和显示装置。
技术介绍
1、随着科技的飞速发展，显示媒介成为人们生活的重要组成部分。有机发光二极管显示器(organic light-emitting diode，oled)显示媒介由于其自发光性使其拥有卓越的颜色和画质。
技术实现思路
1、本公开的实施例提供一种显示基板和显示装置，以改善显示品质和/或降低功耗。
2、本公开的实施例提供一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；所述子像素包括：像素电路，包括驱动晶体管和存储电容，所述存储电容包括第一极板和第二极板，所述存储电容的第一极板与所述驱动晶体管的栅极相连，所述存储电容的第二极板与所述驱动晶体管的第一极相连；以及发光元件，与所述像素电路电连接，所述像素电路被配置为驱动所述发光元件，其中，所述子像素包括像素开口，所述像素开口被配置为限定所述子像素的发光区，所述存储电容在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，所述驱动晶体管的沟道在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，所述第二极板与所述驱动晶体管的沟道同层设置，所述第二极板比所述第一极板更靠近所述衬底基板，所述第二极板在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，所述显示基板满足如下关系：(w*l+s2)*m1/m2的取值范围为[0.014，0.133]，且s2/(w*l)的取值范围为[2.82，28.85]，其中，w为所述驱动晶体管的沟道的
3、例如，所述存储电容还包括第三极板，所述第三极板和所述第二极板彼此相连，所述第三极板和所述第二极板分设在所述第一极板的两侧。
4、例如，所述第二极板包括第一板状部，所述第一板状部与所述驱动晶体管的沟道为一体结构。
5、例如，所述第二极板还包括第二板状部，所述第一板状部和所述第二板状部彼此隔开，所述第一板状部的面积大于所述第二板状部的面积，或所述第一板状部和所述第二板状部均与所述驱动晶体管的沟道相连。
6、例如，所述驱动晶体管的沟道为半导体材料，所述第二极板的材料为与所述驱动晶体管的沟道相同的半导体材料经掺杂而得的导体。
7、例如，所述驱动晶体管的沟道沿第一方向延伸，所述像素开口具有沿所述第一方向延伸的中轴线，所述像素开口沿第二方向的最大尺寸为w0，所述第一方向与所述第二方向相交，所述驱动晶体管的沟道到所述中轴线的距离为d1，2*d1/w0的取值范围为[0.2，0.4]或[0.6，0.8]。
8、例如，显示基板还包括位于所述存储电容的一侧的多条信号线，所述信号线沿所述第二方向延伸，所述多条信号线在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，其中，所述像素开口沿所述第一方向的尺寸为h0，所述多条信号线的距离最远的边缘在所述第一方向上的距离为hs，l/(h0-hs)的取值范围为[0.16，0.61]。
9、例如，显示基板还包括数据线、第一栅线、第二栅线、以及第一初始化线，其中，所述像素电路还包括数据写入晶体管和第一复位晶体管，所述数据写入晶体管的第一极与所述数据线相连，所述驱动晶体管的栅极与所述数据写入晶体管的第二极相连，所述数据写入晶体管的栅极与所述第一栅线相连，所述第一复位晶体管的第一极与所述第一初始化线相连，所述第一复位晶体管的第二极与所述驱动晶体管的栅极相连，所述第一复位晶体管的栅极与所述第二栅线相连，所述多条信号线包括所述第一栅线、所述第二栅线、以及所述第一初始化线。
10、例如，所述像素开口的面积为s0，所述第二极板和所述第一极板的正对面积与所述驱动晶体管的沟道的面积之和为ss，ss和s0的关系满足：ss＝a*s0+b，a的取值范围为[0.42，0.82]，b的取值范围为[-2700，-3100]。
11、例如，所述像素开口在所述衬底基板上的正投影与所述第三极板在所述衬底基板上的正投影交叠，所述第三极板包括沿第一方向延伸的第一边缘和沿所述第一方向延伸的第二边缘，所述像素开口包括沿所述第一方向延伸的第一边缘和沿所述第一方向延伸的第二边缘，所述第三极板的第一边缘比所述第三极板的第二边缘更靠近所述像素开口的第一边缘，所述第三极板的第二边缘比所述第三极板的第一边缘更靠近所述像素开口的第二边缘，所述子像素满足如下公式：△u＝|u02-u01|，u01为在第一视角下的色度坐标点与在0度视角下的色度坐标点的坐标距离，u02为在第二视角下的色度坐标点与在所述0度视角下的色度坐标点的坐标距离，△u为u02和u01的差值的绝对值，所述在0度视角下的色度坐标点为在所述显示基板的中心所在的法线处的色度坐标点，所述第一视角和所述第二视角分设在所述法线的相对的两侧且与所述法线的夹角的数值相等，且△u≤0.0020。
12、例如，显示基板还包括第一电源线，所述第一电源线被配置为向所述像素电路提供第一电压信号，所述第一电源线包括沿第一方向延伸的第一电源连接线和沿第二方向延伸的第一电源信号线，所述第一电源连接线在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，所述第三极板和所述第一极板的正对面积为sc1，所述第三极板在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影的交叠面积为sc2，sc2/sc1≥0.9；所述第一电源连接线的宽度为w1，所述第一电源连接线与所述像素开口的交叠宽度为w2，w2/w1≥0.9。
13、例如，所述像素开口沿所述第二方向的最大尺寸为w0，2×w2/w0的取值范围为[0.71，0.99]，且跨压uc/尺寸lg的取值范围为[0.32，0.74]，所述跨压uc为所述发光元件的跨压，所述跨压uc的单位为伏特，所述尺寸lg为所述显示基板的对角线的长度，所述尺寸lg的单位为英寸。
14、例如，所述像素开口具有沿所述第一方向延伸的中轴线，所述第一电源连接线到所述中轴线的最小距离为xd1，所述第三极板到所述中轴线的最小距离为xd2，xd1/xd2的取值范围为[0.9，1.1]。
15、例如，显示基板还包括位于所述存储电容一侧的多条信号线，所述多条信号线在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，所述多条信号线沿第一方向排列，所述信号线沿第二方向延伸，其中，所述第一方向与所述第二方向相交，所述第三极板和与其最靠近所述信号线的距离为xd3，所述信号线的线宽为xd4，xd3/xd4的取值范围为[0.9，1.1]。
16、例如，显示基板还包括第一电源线，所述第一电源线被配置为向所述像素电路提供第一电压信号，所述第一电源线包括沿第一方向延伸的第一电源连接线和沿第二方向延伸的第一电源信号线，所述像素开口具有沿所述第一方向延伸的中轴线，所述第一电源连接线到所述中轴线的最小距离为本文档来自技高网...
【技术保护点】
1.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
2.根据权利要求1所述的显示基板，其中，所述显示基板满足如下关系：(W*L+S2)*M1/M2的取值范围为[0.014，0.133]，
3.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
4.根据权利要求3所述的显示基板，其中，所述显示基板满足如下关系：(W*L+S2)*M1/M2的取值范围为[0.014，0.133]，
5.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
6.根据权利要求5所述的显示基板，其中，所述显示基板满足如下关系：(W*L+S2)*M1/M2的取值范围为[0.014，0.133]，
7.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
8.根据权利要求7所述的显示基板，其中，所述显示基板满足如下关系：(W*L+S2)*M1/M2的取值范围为[0.014，0.133]，
9.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；>
10.根据权利要求9所述的显示基板，其中，所述显示基板满足如下关系：(W*L+S2)*M1/M2的取值范围为[0.014，0.133]，
11.根据权利要求1-10任一项所述的显示基板，其中，所述存储电容还包括第三极板，所述第三极板和所述第二极板彼此相连，所述第三极板和所述第二极板分设在所述第一极板的两侧。
12.根据权利要求1-10任一项所述的显示基板，其中，所述第二极板包括第一板状部，所述第一板状部与所述驱动晶体管的沟道为一体结构。
13.根据权利要求12所述的显示基板，其中，所述第二极板还包括第二板状部，所述第一板状部和所述第二板状部彼此隔开，所述第一板状部的面积大于所述第二板状部的面积，或所述第一板状部和所述第二板状部均与所述驱动晶体管的沟道相连。
14.根据权利要求1-10任一项所述的显示基板，其中，所述驱动晶体管的沟道为半导体材料，所述第二极板的材料为与所述驱动晶体管的沟道相同的半导体材料经掺杂而得的导体。
15.根据权利要求1-10任一项所述的显示基板，其中，所述驱动晶体管的沟道沿第一方向延伸，所述像素开口具有沿所述第一方向延伸的中轴线，所述像素开口沿第二方向的最大尺寸为W0，所述第一方向与所述第二方向相交，所述驱动晶体管的沟道到所述中轴线的距离为D1，2*D1/W0的取值范围为[0.2，0.4]或[0.6，0.8]。
16.根据权利要求15所述的显示基板，还包括位于所述存储电容的一侧的多条信号线，其中，所述信号线沿所述第二方向延伸，所述多条信号线在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，其中，所述像素开口沿所述第一方向的尺寸为H0，所述多条信号线的距离最远的边缘在所述第一方向上的距离为Hs，L/(H0-Hs)的取值范围为[0.16，0.61]。
17.根据权利要求16所述的显示基板，还包括数据线、第一栅线、第二栅线、以及第一初始化线，其中，所述像素电路还包括数据写入晶体管和第一复位晶体管，所述数据写入晶体管的第一极与所述数据线相连，所述驱动晶体管的栅极与所述数据写入晶体管的第二极相连，所述数据写入晶体管的栅极与所述第一栅线相连，
18.根据权利要求1-10任一项所述的显示基板，其中，所述像素开口的面积为S0，所述第二极板和所述第一极板的正对面积与所述驱动晶体管的沟道的面积之和为Ss，Ss和S0的关系满足：Ss＝A*S0+B，A的取值范围为[0.42，0.82]，B的取值范围为[-2700，-3100]。
19.根据权利要求11所述的显示基板，其中，所述像素开口在所述衬底基板上的正投影与所述第三极板在所述衬底基板上的正投影交叠，
20.根据权利要求19所述的显示基板，还包括第一电源线，其中，所述第一电源线被配置为向所述像素电路提供第一电压信号，所述第一电源线包括沿第一方向延伸的第一电源连接线和沿第二方向延伸的第一电源信号线，所述第一电源连接线在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，
21.根据权利要求20所述的显示基板，其中，所述像素开口沿所述第二方向的最大尺寸为W0，2×W2/W0的取值范围为[0.71，0.99]，
22.根据权利要求20所述的显示基板，其中，所述像素开口具有沿所述第一方向延伸的中轴线，所述第一电源连接线到所述中轴线的最小距离为Xd1，所述第三极板到所述中轴线的最小距离为Xd2，Xd1/Xd2的取值范围为[0....
【技术特征摘要】
1.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
2.根据权利要求1所述的显示基板，其中，所述显示基板满足如下关系：(w*l+s2)*m1/m2的取值范围为[0.014，0.133]，
3.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
4.根据权利要求3所述的显示基板，其中，所述显示基板满足如下关系：(w*l+s2)*m1/m2的取值范围为[0.014，0.133]，
5.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
6.根据权利要求5所述的显示基板，其中，所述显示基板满足如下关系：(w*l+s2)*m1/m2的取值范围为[0.014，0.133]，
7.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
8.根据权利要求7所述的显示基板，其中，所述显示基板满足如下关系：(w*l+s2)*m1/m2的取值范围为[0.014，0.133]，
9.一种显示基板，包括：衬底基板和设置在所述衬底基板上的多个子像素；
10.根据权利要求9所述的显示基板，其中，所述显示基板满足如下关系：(w*l+s2)*m1/m2的取值范围为[0.014，0.133]，
11.根据权利要求1-10任一项所述的显示基板，其中，所述存储电容还包括第三极板，所述第三极板和所述第二极板彼此相连，所述第三极板和所述第二极板分设在所述第一极板的两侧。
12.根据权利要求1-10任一项所述的显示基板，其中，所述第二极板包括第一板状部，所述第一板状部与所述驱动晶体管的沟道为一体结构。
13.根据权利要求12所述的显示基板，其中，所述第二极板还包括第二板状部，所述第一板状部和所述第二板状部彼此隔开，所述第一板状部的面积大于所述第二板状部的面积，或所述第一板状部和所述第二板状部均与所述驱动晶体管的沟道相连。
14.根据权利要求1-10任一项所述的显示基板，其中，所述驱动晶体管的沟道为半导体材料，所述第二极板的材料为与所述驱动晶体管的沟道相同的半导体材料经掺杂而得的导体。
15.根据权利要求1-10任一项所述的显示基板，其中，所述驱动晶体管的沟道沿第一方向延伸，所述像素开口具有沿所述第一方向延伸的中轴线，所述像素开口沿第二方向的最大尺寸为w0，所述第一方向与所述第二方向相交，所述驱动晶体管的沟道到所述中轴线的距离为d1，2*d1/w0的取值范围为[0.2，0.4]或[0.6，0.8]。
16.根据权利要求15所述的显示基板，还包括位于所述存储电容的一侧的多条信号线，其中，所述信号线沿所述第二方向延伸，所述多条信号线在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，其中，所述像素开口沿所述第一方向的尺寸为h0，所述多条信号线的距离最远的边缘在所述第一方向上的距离为hs，l/(h0-hs)的取值范围为[0.16，0.61]。
17.根据权利要求16所述的显示基板，还包括数据线、第一栅线、第二栅线、以及第一初始化线，其中，所述像素电路还包括数据写入晶体管和第一复位晶体管，所述数据写入晶体管的第一极与所述数据线相连，所述驱动晶体管的栅极与所述数据写入晶体管的第二极相连，所述数据写入晶体管的栅极与所述第一栅线相连，
18.根据权利要求1-10任一项所述的显示基板，其中，所述像素开口的面积为s0，所述第二极板和所述第一极板的正对面积与所述驱动晶体管的沟道的面积之和为ss，ss和s0的关系满足：ss＝a*s0+b，a的取值范围为[0.42，0.82]，b的取值范围为[-2700，-3100]。
19.根据权利要求11所述的显示基板，其中，所述像素开口在所述衬底基板上的正投影与所述第三极板在所述衬底基板上的正投影交叠，
20.根据权利要求19所述的显示基板，还包括第一电源线，其中，所述第一电源线被配置为向所述像素电路提供第一电压信号，所述第一电源线包括沿第一方向延伸的第一电源连接线和沿第二方向延伸的第一电源信号线，所述第一电源连接线在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，
21.根据权利要求20所述的显示基板，其中，所述像素开口沿所述第二方向的最大尺寸为w0，2×w2/w0的取值范围为[0.71，0.99]，
22.根据权利要求20所述的显示基板，其中，所述像素开口具有沿所述第一方向延伸的中轴线，所述第一电源连接线到所述中轴线的最小距离为xd1，所述第三极板到所述中轴线的最小距离为xd2，xd1/xd2的取值范围为[0.9，1.1]。
23.根据权利要求19所述的显示基板，还包括位于所述存储电容一侧的多条信号线，其中，所述多条信号线在所述衬底基板上的正投影与所述像素开口在所述衬底基板上的正投影交叠，所述多条信号线沿第一方向排列，所述信号线沿第二方向延伸，其中，所述第一方向与所述第二方向相交，所述第三极板和与其最靠近所述信号线的距离为xd3，所述信号线的线宽为xd4，xd3/xd4的取值范围为[0.9，1.1]。
24.根据权利要求19所述的显示基板，还包括第一电源线，其中，所述第一电源线被配置为向所述像素电路提供第一电压信号，所述第一电源线包括沿第一方向延伸的第一电源连接线和沿第二方向延伸的第一电源信号线，所述像素开口具有沿所述第一方向延伸的中轴线，所述第一电源连接线到所述中轴线的最小距离为xd1，所述第一电源连接线到所述第三极板之间的最小距离为xd0，dp＝|xd1-xd0|/2，所述像素开口沿所述第二方向的最大尺寸为w0，dp/w0的取值范围为[0.01，0.19]。
25.根据权利要求19所述的显示基板，还包括第一信号线，其中，所述第一信号线沿第一方向延伸，所述子像素包括在第二方向上相邻的第一子像素和第二子像素，所述第一方向与所述第二方向相交，所述第一信号线被配置为向所述第一子像素的所述像素电路提供数据信号，所述第一子像素的像素开口和所述第二子像素的像素开口间隔设置，所述第一信号线位于所述第一子像素的像素开口和所述第二子像素的像素开口之间。
26.根据权利要求25所述的显示基板，其中，所述第一子像素的像素开口和所述第二子像素的像素开口与所述第一信号线之间的最小距离分别为xa1和xa2，xa1/xa2的取值范围为[0.8，1.2]。
27.根据权利要求25所述的显示基板，还包括第二信号线，其中，所述第二信号线沿所述第一方向延伸，所...
【专利技术属性】
技术研发人员：吴桐，王红丽，李盼，韩影，崔颖，袁粲，张星，张如芹，龙春平，
申请(专利权)人：北京京东方技术开发有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。