一种深阱型SiCMosfet器件及制备方法技术

本发明专利技术公开了一种深阱型SiC Mosfet器件及制备方法，该器件包括：SiC衬底、SiC外延层、SiC外延层上设置的P+深阱、沟槽、P

【技术实现步骤摘要】
一种深阱型SiC Mosfet器件及制备方法


[0001]本专利技术涉及半导体器件
，具体涉及一种深阱型SiC Mosfet器件及制备方法。

技术介绍

[0002]功率器件是电力电子技术的核心，在电力电子技术朝着高频、高功率密度发展的方向上扮演着至关重要的角色。目前，硅(silicon，Si)器件的发展已经十分成熟，600V 以下的应用，Si 基金氧半场效晶体管(metal
‑
oxide
‑
semiconductor field effect transistor，MOSFET)占据主流，而 Si 基超级结器件和绝缘栅双极型晶体管(insulator gate bipolar transistor，IGBT)则主导了0.6～6.5kV 的高压应用市场。尽管如此，受限于硅材料特性的限制，硅器件的发展空间已经较为有限。例如，目前 Si 基 IGBT耐压极限为 6.5kV，工作温度低于175℃，且由于双极性导通模式，器件开关速度较低，限制了其在高频应用中的推广。而SiC 材料具有3倍于硅材料的禁带宽度，10倍于硅材料的临界击穿电场强度，3 倍于硅材料的热导率，因此 SiC 功率器件适合于高频、高压、高温等应用场合，且有助于电力电子系统的效率和功率密度的提升。
[0003]SiC器件相对于Si器件的优势主要来自三个方面：降低电能转换过程中的能量损耗、更容易实现小型化、更耐高温高压。
[0004]1、降低能量损耗：SiC材料开关损耗极低，全SiC功率模块的开关损耗大大低于同等IGBT模块的开关损耗，而且开关频率越高，与IGBT模块之间的损耗差越大，这就意味着对于IGBT模块不擅长的高速开关工作，全SiC功率模块不仅可以大幅降低损耗还可以实现高速开关。
[0005]2、低阻值使得更易实现小型化：SiC材料具备更低的通态电阻，阻值相同的情况下可以缩小芯片的面积，SiC功率模块的尺寸可达到仅为Si的1/10左右。
[0006]3、更耐高温：SiC的禁带宽度3.23ev，相应的本征温度可高达800摄氏度，承受的温度相对Si更高；SiC材料拥有3.7W/cm/K的热导率，而硅材料的热导率仅有1.5W/cm/K，更高的热导率可以带来功率密度的显著提升，同时散热系统的设计更简单，或者直接采用自然冷却。
[0007]SiC从上个世纪70年代开始研发，2001年SiC SBD商用，2010年SiC MOSFET商用，SiC IGBT还在研发当中。随着6英寸SiC单晶衬底和外延晶片的缺陷降低和质量提高，使得SiC器件制备能够在目前现有6英寸Si基功率器件生长线上进行，这将进一步降低SiC材料和器件成本，推进SiC器件和模块的普及。目前主流的SiC MOSFET器件结构包括Gree CIMOSFET结构、Rohm双沟槽MOSFET结构以及Infineon TMOSFET结构，Gree CIMOSFET结构是平面结构且由于JFET电阻的影响导致其导通电阻偏大；Rohm双沟槽MOSFET结构由于双沟槽P+阱区域的存在，会使得器件导电沟道在整个有源区内的占比变小，从而不利于导通电阻的进一步降低；Infineon TMOSFET结构中沟槽和P+深阱平行，导致器件整体沟道密度不易缩小。因此本领域技术人员有必要提供一种不同于上述的SiC Mosfet器件结构。

技术实现思路

[0008]本专利技术的第一个目的是提供一种深阱型SiC Mosfet器件，该深阱型SiC Mosfet器件采用沟槽和深能离子注入P+的正交方式来降低功率SiC MOSFET的导通电阻和器件耐压以及器件栅极可靠性；同时，该器件在导电沟道Ax方向可以进一步通过增加沟道密度来降低导通电阻。
[0009]本专利技术的第二个目的是提供一种上述深阱型SiC Mosfet器件的制备方法，该方法首先采用沟槽型Mosfet结构通过在沟槽侧壁形成沟道，消除由于传统平面型Mosfet结构所引起的JFET区域，从而实现降低器件导通电阻的目的，而且由于SiC材料本身特性，沟槽侧壁方向上的迁移率高于平面型Mosfet结构水平方向的迁移率，同样会使得沟槽型Mosfet结构的沟道电阻低于传统平面型。其次采用沟槽和深能离子注入P+的正交方式在器件源区部分沟槽底部形成P+深阱，通过深注入P+区域更好的保护沟槽底部的栅极氧化层，使其不受高电场的影响，从而提高器件耐压和器件栅极的可靠性。
[0010]本专利技术提供的技术解决方案如下：一种深阱型SiC Mosfet器件，其特殊之处在于，包括：SiC衬底；所述SiC衬底上生长有SiC外延层，所述SiC外延层上设置有P+深阱、沟槽、P
‑
体区、N+源极、隔离钝化层，所述沟槽内部表面与所述SiC外延层表面均生长一层栅极氧化层，所述栅极氧化层表面刻蚀有栅极多晶硅层，在隔离钝化层区域设置有接触孔，在所述接触孔中淀积一层金属形成接触孔金属层，所述接触孔金属层与所述N+源极形成欧姆接触；正面源极金属层，所述正面源极金属层设置于深阱型SiC Mosfet器件的正面；背面漏极金属层，所述背面漏极金属层设置于所述SiC衬底的背面；正面栅极金属层，所述正面栅极金属层设置于所述深阱型SiC Mosfet器件的外围，且所述正面栅极金属层从所述栅极多晶硅层引出；所述N+源极与所述P+深阱平行设置，所述沟槽与所述P+深阱正交设置。
[0011]进一步地，所述P+深阱沿所述SiC外延层X方向从所述P
‑
体区一侧延伸至另一侧，所述P+深阱设置为彼此隔离的条带型，所述N+源极紧邻所述P+深阱设置于所述P
‑
体区中；所述沟槽在所述SiC外延层上沿Y方向设置为彼此隔离的条带型，且所述沟槽从所述SiC外延层一侧延伸至另一侧。
[0012]进一步地，所述接触孔金属层位于所述N+源极、所述P+深阱表面，所述隔离钝化层位于栅极多晶硅层表面。
[0013]进一步地，所述SiC衬底厚度为200um～500um；所述SiC外延层的厚度为10um～20um；所述P
‑
体区的注入深度为0.5um～1um；所述P+深阱的宽度为2um～3um，间距为0.5um～1.5um，注入深度为1.8um～3.0um；所述沟槽宽度0.5um～2.0um，深度0.5um～2.0um；所述N+源极的注入深度0.1um～0.5um，宽度为0.5um～1.5um。
[0014]进一步地，所述SiC衬底与所述SiC外延层均为N型掺杂，所述N+源极的掺杂为N型重掺杂，所述P
‑
体区为P型掺杂，所述栅极多晶硅层为N型重掺杂。
[0015]一种制备深阱型SiC Mosfet器件的方法，用于制备上述的深阱型SiC Mosfet器
件，包括以下步骤：在SiC衬底表面生长一层轻掺杂的SiC外延层；在所述SiC外延层上注入一层P
‑
体区，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；在所述SiC外延层上沿X方向注入一层P本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种深阱型SiC Mosfet器件，其特征在于，包括：SiC衬底；所述SiC衬底上生长有SiC外延层，所述SiC外延层上设置有P+深阱、沟槽、P
‑
体区、N+源极、隔离钝化层，所述沟槽内部表面与所述SiC外延层表面均生长一层栅极氧化层，所述栅极氧化层表面刻蚀有栅极多晶硅层，在隔离钝化层区域设置有接触孔，在所述接触孔中淀积一层金属形成接触孔金属层，所述接触孔金属层与所述N+源极形成欧姆接触；正面源极金属层，所述正面源极金属层设置于深阱型SiC Mosfet器件的正面；背面漏极金属层，所述背面漏极金属层设置于所述SiC衬底的背面；正面栅极金属层，所述正面栅极金属层设置于所述深阱型SiC Mosfet器件的外围，且所述正面栅极金属层从所述栅极多晶硅层引出；所述N+源极与所述P+深阱平行设置且彼此隔离，所述沟槽与所述P+深阱正交设置。2.根据权利要求1所述的深阱型SiC Mosfet器件，其特征在于：所述P+深阱沿所述SiC外延层X方向从所述P
‑
体区一侧延伸至另一侧，所述P+深阱设置为彼此隔离的条带型，所述N+源极紧邻所述P+深阱设置于所述P
‑
体区中；所述沟槽在所述SiC外延层上沿Y方向设置为彼此隔离的条带型，且所述沟槽从所述SiC外延层一侧延伸至另一侧。3.根据权利要求2所述的深阱型SiC Mosfet器件，其特征在于：所述接触孔金属层位于所述N+源极、所述P+深阱表面，所述隔离钝化层位于栅极多晶硅层表面。4.根据权利要求3所述的深阱型SiC Mosfet器件，其特征在于：所述SiC衬底厚度为200um～500um；所述SiC外延层的厚度为10um～20um；所述P
‑
体区的注入深度为0.5um～1um；所述P+深阱的宽度为2um～3um，间距为0.5um～1.5um，注入深度为1.8um～3.0um；所述沟槽宽度0.5um～2.0um，深度0.5um～2.0um；所述N+源极的注入深度0.1um～0.5um，宽度为0.5um～1.5um。5.根据权利要求1
‑
4任一项所述的深阱型SiC Mosfet器件，其特征在于：所述SiC衬底与所述SiC外延层均为N型掺杂，所述N+源极的掺杂为N型重掺杂，所述P
‑
体区为P型掺杂，所述P+深阱为P型重掺杂，所述栅极多晶硅层为N型重掺杂。6.一种制备深阱型SiC Mosfet器件的方法，用于制备如权利要求1
‑
5任一项所述的深阱型SiC Mosfet器件，其特征在于，包括以下步骤：在SiC衬底表面生长一层轻掺杂的SiC外延层；在所述SiC外延层上注入一层P
‑
体区，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；在所述SiC外延层上沿X方向注入一层P+深阱，在1500℃～1800℃条件下进行高温退火10～30min,对注入的离子进行激活；在所述SiC外延层上沿Y方向刻蚀形成与所述P+深阱正交的沟槽，对所述沟槽形貌...

【专利技术属性】
技术研发人员：袁力鹏，范玮，完颜文娟，
申请(专利权)人：华羿微电子股份有限公司，
类型：发明
国别省市：