半导体器件及其制作方法、电子设备技术

本申请提供一种半导体器件及其制作方法、电子设备，涉及半导体技术领域，该半导体器件通过在场板的侧面采用至少两种不同介电系数的介质层，从而能够提高器件的击穿电压。该半导体器件中的分栅沟槽型场效应晶体管包括：衬底、外延层、场板、隔离介质层。其中，外延层设置于衬底上的，外延层在远离衬底一侧设置有沟槽。场板位于沟槽内，隔离介质层至少覆盖所述场板的侧面；并且该隔离介质层包括覆盖在场板侧面的第一介质层和第二介质层，第一介质层相对于第二介质层靠近沟槽的槽底，且第二介质层的介电系数大于第一介质层的介电系数。的介电系数大于第一介质层的介电系数。的介电系数大于第一介质层的介电系数。

【技术实现步骤摘要】
半导体器件及其制作方法、电子设备


[0001]本申请涉及半导体
，尤其涉及一种半导体器件及其制作方法、电子设备。

技术介绍

[0002]分栅沟槽型金属氧化物半导体场效应晶体管(split gate trench metal oxide semiconductor field effect transistor，SGT MOS)广泛的应用于功率半导体领域。对于SGT MOS而言，击穿电压(breakdown voltage，VBR)往往和一系列参数为折中互易(trade off)的关系。通过提高器件的击穿电压能力，就可以在同等电压下获得更低的比导通电阻(specific on resistance，RSP)、更低的栅极
‑
漏极电容C
gd
等，从而能够实现更高的开关速度和更低的功耗，提高器件的可靠性。
[0003]图1中(a)为相关技术中提供的一种SGT MOS的结构示意图，图1中(b)为(a)中SGT MOS沿虚线位置的电场分布曲线。参考图1中(a)和(b)所示，在SGT MOS中，通过在沟槽栅极G的下方引入场板FP(field plate)，来屏蔽大部分从漏极D到栅极G的电场，减小了栅极
‑
漏极电容C
gd
，提高了器件的开关速度；同时由于场板FP的引入，将器件的击穿电场由平行平面结的单峰电场转变为双峰电场。双峰电场中，一个电场位于P阱(P
‑
well)区与N
‑
漂移区之间的PN结处，另一个电场位于沟槽底部。这样一来，通过场板的设置在垂直耗尽(PN结)的基础上引入了水平耗尽，将器件电场由三角形分布改变为双峰电场分布。在采用同样掺杂浓度的外延规格情况下，器件可以获得更高的击穿电压。但是通过场板调制形成双峰电场，距离理想的高击穿电压(对应图2的矩形电场)还具有较大差距，因此通过进一步调制电场来提高器件的击穿电压，一直作为行业的追求目标。

技术实现思路

[0004]本申请提供一种半导体器件及其制作方法、电子设备，能够提高器件的击穿电压。
[0005]本申请提供一种半导体器件，该半导体器件中设置有分栅沟槽型场效应晶体管(可简称为晶体管)。该晶体管包括衬底、设置于衬底上的外延层、场板、隔离介质层。其中，外延层在远离衬底一侧设置有沟槽，沟槽内设置有场板。隔离介质层至少覆盖场板的侧面，并且隔离介质层中包括覆盖在场板侧面的第一介质层和第二介质层，第一介质层相对于第二介质层靠近沟槽的槽底，且第二介质层的介电系数大于第一介质层的介电系数。
[0006]示意的，在一些可能实现的方式中，上述分栅沟槽型场效应晶体管还可以包括：第一金属层、第二金属层、绝缘介质层；其中，第一金属层设置在衬底远离外延层的一侧，绝缘介质层设置在外延层与第二金属层之间；衬底采用N型轻掺杂半导体材料；外延层从下到上分为：N型轻掺杂层(N
‑
)、P型掺杂层(P)、N型重掺杂层(N+)；场板位于N型轻掺杂层所在的区域(即漂移区)。其中，第一金属层作为晶体管的漏极，第二金属层作为晶体管的源极。在外延层中，N型轻掺杂层(N
‑
)、P型掺杂层(P)形成晶体管中的PN结，N型重掺杂层(N+)作为晶体管的漂移区；隔离介质层填充在场板与漂移区之间。当然，作为另一个可能实现的方式中，衬底采用P型轻掺杂半导体材料；外延层从下到上分为：P型轻掺杂层、N型掺杂层、P型重掺
杂层。
[0007]相比于现有技术中，在位于场板的侧面采用一种介电材料(即具有一种介电常数)而言，本申请实施例中通过设置场板侧面的隔离介质层采用两种或两种以上的介电材料，使得该隔离介质层的介电系数从下到上增大。在此情况下，基于隔离介质层从下到上增大变化的介电系数，从而可以起到改变场板与外延层(漂移区)之间单位面积电容的目的，进而改变场板对电场的调制作用，使得外延层(漂移区)的电荷电场线在隔离介质层的介电常数变化的位置发生聚集，引入新的尖峰电场，同时削弱电场底部位置的电场尖峰，实现击穿电场的多尖峰分布，提升了器件的击穿电压，从而获得更低的比导通电阻(RSP)、更低的栅极
‑
漏极电容C
gd
等，改善了器件的优值，实现了更高的开关速度和更低的功耗，提高了器件的可靠。
[0008]此处还应当理解的是，本申请中通过设置隔离介质层中靠近场板顶部的介电系数大于靠近场板底部的介电系数，在此情况下，一方面，能够使得在靠近晶体管的PN结处，单位面积电容较大，外延层(漂移区)的电荷电场线向场板顶部聚集，削弱PN结位置的电场，从而对PN结起到更好的保护作用；另一方面，能够使得在靠近场板底部的位置处单位面积电容较小，从而削弱了场板底部的电场，降低了场板在沟槽的底部击穿外延层(漂移区)的几率。
[0009]在一些可能实现的方式中，上述分栅沟槽型场效应晶体管为双栅结构，该晶体管在沟槽内设置有第一栅极和第二栅极。第一栅极和第二栅极位于场板顶端的两侧，且第一栅极、第二栅极与场板之间均设置有层间介质层；层间介质层位于隔离介质层远离沟槽的槽底一侧。也即该分栅沟槽型场效应晶体管为双栅沟槽型场效应晶体管。
[0010]在一些可能实现的方式中，上述分栅沟槽型场效应晶体管为单栅结构，该晶体管在沟槽内设置有栅极；该栅极位于场板远离衬底一侧，且栅极与场板之间设置有层间介质层。也即该分栅沟槽型场效应晶体管为单栅沟槽型场效应晶体管。
[0011]在一些可能实现的方式中，隔离介质层还包括覆盖在场板侧面的第三介质层。第三介质层相对于第二介质层远离沟槽的槽底；第三介质层的介电系数大于第二介质层的介电系数。通过设置隔离介质层含有三个不同介电系数的介质层，能够获得四尖峰电场分布，进一步的提高器件的击穿电压和可靠性。
[0012]在一些可能实现的方式中，第一介质层或第二介质层中的至少一个具有渐变介电系数；渐变介电系数沿沟槽的槽底到槽口的方向逐渐增大。在此情况下，能够获得的电场的尖峰数量越多，击穿电场分布越接近矩形分布。
[0013]在一些可能实现的方式中，第一介质层采用第一介电材料；第二介质层采用多元化合物介电材料，且多元化合物介电材料的原子或分子组分，沿沟槽的槽底到槽口的方向，逐渐变化。也即第一介质层具有固定的介电系数，第二介质层具有渐变介电系数。示意的，第二介质层可以采用SiO
x
N
y
、HfO
x
N
y
等。
[0014]在一些可能实现的方式中，在靠近场板顶端的侧面区域，隔离介质层与沟槽的侧壁之间设置有隔离缓冲层；在此情况下，通过该隔离缓冲层与沟槽的侧壁之间形成良好的界面，从而避免了第二介质层与沟槽的侧壁之间直接接触而导致泄漏电流等可靠性问题。
[0015]在一些可能实现的方式中，隔离缓冲层采用SiO2。
[0016]在一些可能实现的方式中，隔离介质层延伸并覆盖至场板的顶表面。在此情况下，
可以在形成第二介质层的同时，形成位于至少部本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括分栅沟槽型场效应晶体管；其中，所述分栅沟槽型场效应晶体管包括：衬底；设置于所述衬底上的外延层，所述外延层在远离所述衬底一侧设置有沟槽；场板，所述场板位于所述沟槽内；隔离介质层，所述隔离介质层至少覆盖所述场板的侧面；所述隔离介质层包括覆盖在所述场板侧面的第一介质层和第二介质层，所述第一介质层相对于所述第二介质层靠近所述沟槽的槽底，且所述第二介质层的介电系数大于所述第一介质层的介电系数。2.根据权利要求1所述的半导体器件，其特征在于，所述分栅沟槽型场效应晶体管还包括：位于所述沟槽内的第一栅极和第二栅极；所述第一栅极和所述第二栅极位于所述场板顶端的两侧，且所述第一栅极、所述第二栅极与所述场板之间均设置有层间介质层；所述层间介质层位于所述隔离介质层远离所述沟槽的槽底一侧。3.根据权利要求1所述的半导体器件，其特征在于，所述分栅沟槽型场效应晶体管还包括：位于所述沟槽内的栅极；所述栅极位于所述场板远离所述衬底一侧，且所述栅极与所述场板之间设置有层间介质层。4.根据权利要求1
‑
3任一项所述的半导体器件，其特征在于，所述隔离介质层还包括覆盖在所述场边侧面的第三介质层；所述第三介质层相对于所述第二介质层远离所述沟槽的槽底；所述第三介质层的介电系数大于所述第二介质层的介电系数。5.根据权利要求1
‑
4任一项所述的半导体器件，其特征在于，所述第一介质层或所述第二介质层中的至少一个具有渐变介电系数；所述渐变介电系数沿所述沟槽的槽底到槽口的方向逐渐增大。6.根据权利要求5所述的半导体器件，其特征在于，所述第一介质层采用第一介电材料；所述第二介质层采用所述多元化合物介电材料，且所述多元化合物介电材料的原子或分子组分，沿所述沟槽的槽底到槽口的方向，逐渐变化。7.根据权利要求3
‑
6任一项所述的半导体器件，其特征在于，在靠近所述场板顶端的侧面区域，所述隔离介质层与所述沟槽的侧壁之间设置有隔离缓冲层。8.根据权利要求7所述的半导体器件，其特征在于，所述隔离缓冲层采用SiO2。9.根据权利要求3
‑
8任一项所述的半导体器件，其特征在于，所述隔离介质层延伸并覆盖至所述场板的顶表面。10.根据权利要求3
‑
9任一项所述的半导体器件，其特征在于，所述层间介质层包括中间介质层；所述中间介质层的介电系数小于所述第二介质层的介电系数。
11.根据权利要求10所述的半导体器件，其特征在于，所述中间介质层覆盖所述场板的顶表面。12.根据权利要求1
‑
11任一项所述的半导体器件，其特征在于，所述场板的侧面设置有至少一个阶梯结构；所述阶梯结构的两个阶梯面中，靠近所述沟槽的槽口一侧的阶梯面凸出于靠近所述沟槽的槽底一侧的阶梯面。13.根据权利要求1
‑
12任一项所述的半导体器件，其特征在于，所述分栅沟槽型场效应晶体管还包括：第一金属层、第二金属层、绝缘介质层；其中，所述第一金属层设置在所述衬底远离所述外延层的一侧，所述绝缘介质层设置在所述外延层与所述第二金属层之间；所述衬底采用N型轻掺杂半导体材料；所述外延层沿厚度方向上分为：N型轻掺杂层、P型掺杂层、N型重掺杂层；其中，所述N型轻掺杂层相对于所述N型重掺杂层靠近所述衬底；所述场板位于所述N型轻掺杂层所在的...

【专利技术属性】
技术研发人员：蒲奎，姚昌荣，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：