本发明专利技术涉及一种封装结构及其制法，包括将多个具有导电柱的硅中介板相互堆叠，且于任两硅中介板之间以覆晶方式配置有至少一电子元件，使该电子元件位于两硅中介板所夹置的空间中，以经由低成本的TSV制程制作该硅中介板，且以技术成熟性高的覆晶方式进行该些硅中介板与电子元件的堆叠封装，以利于提升良率，同时大幅降低该封装结构的制作成本。大幅降低该封装结构的制作成本。大幅降低该封装结构的制作成本。
【技术实现步骤摘要】
封装结构及其制法
[0001]本专利技术有关一种半导体封装制程，尤指一种封装结构及其制法。
技术介绍
[0002]目前高阶电子产品，如高效能运算(High Performance Computing，简称HPC)产品、人工智能(AI)产品、5G通讯产品、汽车(Automotive)等，除了走向更高门槛的硅节点(Si
‑
node)设计外，先进封装制程也是目前的主流趋势。
[0003]然而，现有硅穿孔(Through Silicon Via，简称TSV)相关封装技术大多由高阶前端晶圆厂开发设计，而后端的委外半导体封测代工厂(Outsourced Semiconductor Assembly and Testing，简称OSAT)只能采用高阶前端晶圆厂供料的方式制作TSV。
[0004]对于OSAT而言，若欲自行开发相关封装技术，当制作良率不高而无法符合量产需求时，将因不良品比例过高，而导致无法获利，致使相关封装技术无法突破瓶颈。
[0005]因此，如何克服上述现有技术的问题，实已成为目前业界亟待克服的课题。
技术实现思路
[0006]有鉴于现有技术的问题，本专利技术提供一种封装结构及其制法，可利于提升产品良率。
[0007]本专利技术的封装结构，包括：第一中介板，其具有相对的第一表面与第二表面及多个连通该第一表面与该第二表面的第一导电柱，其中，该第一中介板定义有置晶区及堆叠区，以令该多个第一导电柱对应布设于该堆叠区内，且该第一导电柱于该堆叠区上形成有对应的多个电性接触垫；以及电子元件，其设于该第一中介板的该第一表面的该置晶区上。
[0008]本专利技术还提供一种封装结构的制法，包括：提供一半导体基材，其具有相对的第一侧与第二侧，以于该半导体基材中形成多个连通该第一侧与该第二侧的穿孔；于该多个穿孔中形成多个第一导电柱，以令该半导体基材及该多个第一导电柱作为第一中介板，其中，该第一中介板具有相对的第一表面与第二表面，且定义有一置晶区及一环绕该置晶区的堆叠区，以令该多个第一导电柱对应布设于该堆叠区内并连通该第一表面与该第二表面，且该第一导电柱于该堆叠区上更形成有对应的多个电性接触垫；以及将电子元件设于该第一中介板的该第一表面的该置晶区上。
[0009]前述的封装结构及其制法中，更包括提供一第二中介板，并将该第二中介板堆叠于该第一中介板的该第一表面的该堆叠区上，以令该电子组件位于该第一中介板与该第二中介板之间的空间中。，该第二中介板嵌埋有多个第二导电柱，以令该多个第二导电柱经由导电元件对接该多个第一导电柱。例如，该堆叠区位于该置晶区的至少两侧，且该置晶区布设有多个焊垫，以令该电子元件经由多个导电凸块接合于该多个焊垫上。
[0010]前述的封装结构及其制法中，该制法更包括于相对于该第一中介板的该第二表面的一侧提供一承载基板，该承载基板配置有另一电子元件，且该另一电子元件位于该第一中介板与该承载基板之间的空间中。
[0011]由上可知，本专利技术的封装结构及其制法，主要经由低成本的TSV制程制作该第一中介板与第二中介板，且以技术成熟性高的覆晶方式进行该些中介板与电子元件的堆叠封装，以利于提升良率，因而能大幅降低该封装结构的制作成本，故对于OSAT而言，无需自行开发复杂的TSV封装技术，即可达到良率标准，以符合量产需求。
[0012]再者，本专利技术的TSV制程于该半导体基材上制作，故可压缩制作时间并控制良率，以大幅提升生产效率。
附图说明
[0013]图1为本专利技术的封装结构的剖面示意图。
[0014]图2为图1的应用的剖面示意图。
[0015]图3A至图3F为本专利技术的封装结构的制法的剖面示意图。
[0016]附图标记说明
[0017]1,2,3:封装结构
[0018]2a,2b,2c,3a,3b,3c:封装模块
[0019]10,90:电子元件
[0020]10a:作用面
[0021]10b:非作用面
[0022]100:电极凸块
[0023]11,21:第一中介板
[0024]11a,21a:第一表面
[0025]11b,21b:第二表面
[0026]110,210:第一导电柱
[0027]111,211:第一电性接触垫
[0028]113,213:焊垫
[0029]12,22:第二中介板
[0030]120:第二导电柱
[0031]121:第二电性接触垫
[0032]13,23:第三中介板
[0033]130:第三导电柱
[0034]131:第三电性接触垫
[0035]15:导电凸块
[0036]19:导电元件
[0037]20a:第一线路结构
[0038]20b:第二线路结构
[0039]200:绝缘层
[0040]201:线路重布层
[0041]25:焊锡材料
[0042]7:绝缘保护膜
[0043]8:半导体基材
[0044]8a:第一侧
[0045]8b:第二侧
[0046]80:穿孔
[0047]81,82:钝化层
[0048]9:承载基板
[0049]A:置晶区
[0050]B:堆叠区
[0051]L:距离
[0052]t:厚度
[0053]h:高度
[0054]S:空间。
具体实施方式
[0055]以下经由特定的具体实施例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本专利技术的其他优点及功效。
[0056]须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本专利技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本专利技术所能产生的功效及所能达成的目的下，均应仍落在本专利技术所揭示的
技术实现思路
得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本专利技术可实施的范围，其相对关系的改变或调整，在无实质变更
技术实现思路
下，当亦视为本专利技术可实施的范畴。
[0057]图1为本专利技术的封装结构1的剖面示意图。所述的封装结构1包括：一第一中介板11、以及至少一电子元件10。
[0058]所述的第一中介板11具有相对的第一表面11a与第二表面11b及多个连通该第一表面11a与该第二表面11b的第一导电柱110，其中，该第一导电柱110的相对两端、该第一表面11a与该第二表面11b上配置有第一电性接触垫111，并于该第一中介板11的该第一表面11a上形成多个焊垫113。
[0059]于本实施例中，该第一中介板11以半导体材(如硅或玻璃)为主体进行相关布线作业，以令该些第一电性接触垫111经由线路(图略)电本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种封装结构，其特征在于，包括：第一中介板，其具有相对的第一表面与第二表面及多个连通该第一表面与该第二表面的第一导电柱，其中，该第一中介板定义有置晶区及堆叠区，以令该多个第一导电柱对应布设于该堆叠区内，且该第一导电柱于该堆叠区上形成有对应的多个电性接触垫；以及电子元件，其设于该第一中介板的该第一表面的该置晶区上。2.如权利要求1所述的封装结构，其特征在于，该封装结构更包括第二中介板，该第二中介板堆叠于该第一中介板的该第一表面的该堆叠区上，以令该电子元件位于该第一中介板与该第二中介板之间的空间中。3.如权利要求2所述的封装结构，其特征在于，该第二中介板嵌埋有多个第二导电柱，以令该多个第二导电柱经由导电元件对接该多个第一导电柱。4.如权利要求1所述的封装结构，其特征在于，该堆叠区位于该置晶区的至少两侧，且该置晶区布设有多个焊垫，以令该电子元件经由多个导电凸块接合于该多个焊垫上。5.如权利要求1所述的封装结构，其特征在于，该封装结构更包括承载基板，该承载基板配置有另一电子元件，且该另一电子元件位于该第一中介板与该承载基板之间的空间中。6.一种封装结构的制法，其特征在于，包括：提供一半导体基材，其具有相对的第一侧与第二侧，以于该半导体基材中形成多个连通该第一侧与该第二...
【专利技术属性】
技术研发人员：黄吉廷，
申请(专利权)人：青岛新核芯科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。