一种半导体结构及其制造方法技术

本公开实施例公开了一种半导体结构及其制造方法，所述制造方法包括：提供晶圆，所述晶圆包括位于边缘的非完整芯片区和被所述非完整芯片区包围的完整芯片区；在所述晶圆上形成光刻胶；采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶；对所述光刻胶进行显影；其中，所述非完整芯片区上的光刻胶被保留，所述完整芯片区上的光刻胶被移除；对所述晶圆执行刻蚀工艺，以在所述完整芯片区内形成电容孔。片区内形成电容孔。片区内形成电容孔。

【技术实现步骤摘要】
一种半导体结构及其制造方法


[0001]本公开涉及半导体制造领域，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]半导体结构，例如晶圆，通常包括位于边缘区域的非完整芯片区。当在所述晶圆上方刻蚀形成电容孔时，由于形成在所述非完整芯片区上方的膜层厚度较薄、形貌较差，且在刻蚀时蚀刻速率较快等原因，形成在所述非完整芯片区上方的电容孔容易出现过刻蚀的现象，进而导致最终形成的部分电容柱倒塌或剥落，影响半导体结构的良率。
[0003]在现有技术中，通常采用晶圆边缘曝光(Litho Edge Exposure，LEE)工艺将所述非完整芯片区遮住，以避免在所述非完整芯片区上形成电容孔。然而，所述LEE工艺存在无法进行套刻精度(Over Lay，OVL)量测、补偿以及成本过高等缺点。

技术实现思路

[0004]本公开实施例提供一种半导体结构的制造方法，包括：
[0005]提供晶圆，所述晶圆包括位于边缘的非完整芯片区和被所述非完整芯片区包围的完整芯片区；
[0006]在所述晶圆上形成光刻胶；
[0007]采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶；
[0008]对所述光刻胶进行显影；其中，所述非完整芯片区上的光刻胶被保留，所述完整芯片区上的光刻胶被移除；
[0009]对所述晶圆执行刻蚀工艺，以在所述完整芯片区内形成电容孔。
[0010]在一些实施例中，所述光刻胶为正性光刻胶；所述采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：分别采用第一能量、第二能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶；其中，所述第一能量的值小于所述光刻胶的激活阈值，所述第二能量的值大于或等于所述光刻胶的激活阈值。
[0011]在一些实施例中，分别采用第一能量、第二能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：获取所述非完整芯片区和所述完整芯片区的位置信息；根据该位置信息对光束的辐射能量进行设置；其中，将辐射至所述非完整芯片区的光束的能量设置为第一能量，将辐射至所述完整芯片区的光束的能量设置为第二能量。
[0012]在一些实施例中，所述第一能量的值为0。
[0013]在一些实施例中，所述光刻胶为负性光刻胶；所述采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：分别采用第三能量、第四能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶；其中，所述第三能量的值大于或等于所述光刻胶的激活阈值，所述第四能量的值小于所述光刻胶的激活阈值。
[0014]在一些实施例中，分别采用第三能量、第四能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：获取所述非完整芯片区和所述完整芯片区的位置信息；
根据该位置信息对光束的辐射能量进行设置；其中，将辐射至所述非完整芯片区的光束的能量设置为第三能量，将辐射至所述完整芯片区的光束的能量设置为第四能量。
[0015]在一些实施例中，在所述晶圆上形成光刻胶之前，所述方法还包括：在所述晶圆上形成掩模叠层。
[0016]在一些实施例中，所述掩模叠层包括目标掩模层、第一掩模层以及第二掩模层；形成所述掩模叠层包括：在所述晶圆上形成目标掩模层；在所述目标掩模层上形成第一掩模层；在所述第一掩模层上形成第二掩模层。
[0017]在一些实施例中，所述掩模叠层还包括第一缓冲层和第二缓冲层；在所述目标掩模层上形成第一掩模层，包括：在所述目标掩模层上形成第一缓冲层，在所述第一缓冲层上形成第一掩模层；
[0018]在所述第一掩模层上形成第二掩模层，包括：在所述第一掩模层上形成第二缓冲层，在所述第二缓冲层上形成第二掩模层。
[0019]在一些实施例中，所述第一掩模层包括多个沿第一方向延伸的第一侧墙层，以及位于所述第一侧墙层之间的掩埋层；在所述第一缓冲层上形成第一掩模层，包括：
[0020]在所述第一缓冲层上形成第一牺牲掩模层；
[0021]刻蚀所述第一牺牲掩模层，以形成多个沿第一方向延伸的第一牺牲掩模图案；
[0022]在所述第一缓冲层和多个所述第一牺牲掩模图案上形成第一初始侧墙层；
[0023]回蚀刻所述第一初始侧墙层，以形成第一侧墙层；所述第一侧墙层覆盖所述第一牺牲掩模图案的侧表面；
[0024]去除所述第一牺牲掩模图案；
[0025]在所述第一侧墙层之间形成掩埋层，所述掩埋层的上表面与所述第一侧墙层的上表面齐平。
[0026]在一些实施例中，所述第二掩模层包括多个沿第二方向延伸的第二牺牲掩模图案，以及覆盖所述第二牺牲掩模图案及所述第二缓冲层的第二初始侧墙层；在所述第二缓冲层上形成所述第二掩模层，包括：
[0027]在所述第二缓冲层上形成第二牺牲掩模层；
[0028]刻蚀所述第二牺牲掩模层，以形成多个沿第二方向延伸的第二牺牲掩模图案；
[0029]在所述第二缓冲层及所述第二牺牲掩模图案上形成第二初始侧墙层。
[0030]在一些实施例中，对所述晶圆执行刻蚀工艺之前，所述方法还包括：对所述掩模叠层进行处理，形成目标掩模图案。
[0031]在一些实施例中，对所述掩模叠层进行处理，包括：
[0032]回蚀刻所述第二初始侧墙层，以形成第二侧墙层，所述第二侧墙层覆盖所述第二牺牲掩模图案的侧表面；
[0033]移除所述第二牺牲掩模图案；
[0034]以所述第二侧墙层及所述第一侧墙层为掩模往下刻蚀所述目标掩模层，形成所述目标掩模图案。
[0035]在一些实施例中，所述目标掩模层包括自下而上设置的第一子层、第二子层以及第三子层；刻蚀所述目标掩模层，包括：
[0036]刻蚀所述第三子层和所述第二子层，分别形成第三子图案和第二子图案；
[0037]以所述第三子图案和所述第二子图案为掩模，刻蚀所述第一子层，形成所述目标掩模图案。
[0038]在一些实施例中，所述晶圆包括自下而上设置的底层支撑层、第一牺牲层、中间支撑层、第二牺牲层和顶层支撑层；对所述晶圆执行刻蚀工艺，包括：
[0039]以所述目标掩模图案为掩模，从上往下刻蚀所述顶层支撑层、所述第二牺牲层、所述中间支撑层、所述第一牺牲层和所述底层支撑层，以在所述完整芯片区内形成电容孔。
[0040]本公开实施例还提供了一种半导体结构，所述结构采用上述任一项所述的方法制成。
[0041]本公开实施例提供的半导体结构及其制造方法，其中，所述制造方法包括：提供晶圆，所述晶圆包括位于边缘的非完整芯片区和被所述非完整芯片区包围的完整芯片区；在所述晶圆上形成光刻胶；采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶；对所述光刻胶进行显影；其中，所述非完整芯片区上的光刻胶被保留，所述完整芯片区上的光刻胶被移除；对所述晶圆执行刻蚀工艺，以在所述完整芯片区内形成电容孔。本公开实施例采用不同能量的光束分别辐射所述非完整芯本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制造方法，其特征在于，包括：提供晶圆，所述晶圆包括位于边缘的非完整芯片区和被所述非完整芯片区包围的完整芯片区；在所述晶圆上形成光刻胶；采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶；对所述光刻胶进行显影；其中，所述非完整芯片区上的光刻胶被保留，所述完整芯片区上的光刻胶被移除；对所述晶圆执行刻蚀工艺，以在所述完整芯片区内形成电容孔。2.根据权利要求1所述的制造方法，其特征在于，所述光刻胶为正性光刻胶；所述采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：分别采用第一能量、第二能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶；其中，所述第一能量的值小于所述光刻胶的激活阈值，所述第二能量的值大于或等于所述光刻胶的激活阈值。3.根据权利要求2所述的方法，其特征在于，分别采用第一能量、第二能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：获取所述非完整芯片区和所述完整芯片区的位置信息；根据该位置信息对光束的辐射能量进行设置；其中，将辐射至所述非完整芯片区的光束的能量设置为第一能量，将辐射至所述完整芯片区的光束的能量设置为第二能量。4.根据权利要求2所述的制造方法，其特征在于，所述第一能量的值为0。5.根据权利要求1所述的制造方法，其特征在于，所述光刻胶为负性光刻胶；所述采用不同能量的光束分别辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：分别采用第三能量、第四能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶；其中，所述第三能量的值大于或等于所述光刻胶的激活阈值，所述第四能量的值小于所述光刻胶的激活阈值。6.根据权利要求5所述的制造方法，其特征在于，分别采用第三能量、第四能量的光束辐射所述非完整芯片区和所述完整芯片区上的光刻胶，包括：获取所述非完整芯片区和所述完整芯片区的位置信息；根据该位置信息对光束的辐射能量进行设置；其中，将辐射至所述非完整芯片区的光束的能量设置为第三能量，将辐射至所述完整芯片区的光束的能量设置为第四能量。7.根据权利要求1所述的制造方法，其特征在于，在所述晶圆上形成光刻胶之前，所述方法还包括：在所述晶圆上形成掩模叠层。8.根据权利要求7所述的制造方法，其特征在于，所述掩模叠层包括目标掩模层、第一掩模层以及第二掩模层；形成所述掩模叠层包括：在所述晶圆上形成目标掩模层；在所述目标掩模层上形成第一掩模层；在所述第一掩模层上形成第二掩模层。9.根据权利要求8所述的制造方法，其特征在于，所述掩模叠层还包括第一缓冲层和第二缓冲层；在所述目标掩模层上形成第一掩模层，包括：在所述目标掩模层上形成第...

【专利技术属性】
技术研发人员：陈世言，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：