半导体结构及其制备方法技术

本发明专利技术涉及一种半导体结构及其制备方法。该制备方法包括提供基底；于所述基底内形成环形牺牲阻挡层；于所述基底内形成刻蚀孔，所述刻蚀孔位于所述环形牺牲阻挡层内侧；去除所述环形牺牲阻挡层，以得到互连孔，所述互连孔上部的宽度大于所述互连孔下部的宽度。本发明专利技术提供的半导体结构的制备方法，将互连孔上部的宽度设置为大于下部的宽度，这样的互连孔在后续工艺中进行导电层填充时可以避免提前封口，从而得到无孔洞的导电结构。而得到无孔洞的导电结构。而得到无孔洞的导电结构。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本申请涉及半导体
，特别是涉及一种半导体结构及其制备方法。

技术介绍

[0002]TSV(Through Silicon Via，硅通孔)技术是一项高密度封装技术，正在逐渐取代目前工艺比较成熟的引线键合技术，被认为是第四代封装技术。硅通孔技术可以通过垂直互连有效缩短芯片间互连线的长度，减小信号延迟，从而提高电子系统的信号传输性能和工作频率，增加宽带和实现器件集成的小型化，是未来半导体技术发展的重要方向。
[0003]目前，三维封装技术普遍使用硅通孔技术实现芯片与芯片间互联；硅通孔技术通过铜、钨、多晶硅等导电物质的填充，实现硅通孔的垂直电气互连，可以将信号从芯片的一面传导至芯片的另一面，并通过结合芯片堆叠技术，实现多层芯片的三维集成。
[0004]然而，在对高深宽比孔洞进行金属填充时，存在到达角度的问题；孔洞边缘处由于角度小，金属沉积速度快，导致孔洞提前封口，孔洞内存在空洞问题。

技术实现思路

[0005]基于此，有必要针对上述现有技术中的不足之处，提供一种半导体结构及其制备方法。
[0006]为了实现上述目的，一方面，本专利技术提供一种半导体结构的制备方法，包括：
[0007]提供基底；
[0008]于所述基底内形成环形牺牲阻挡层；
[0009]于所述基底内形成刻蚀孔，所述刻蚀孔位于所述环形牺牲阻挡层内侧；
[0010]去除所述环形牺牲阻挡层，以得到互连孔，所述互连孔上部的宽度大于所述互连孔下部的宽度。<br/>[0011]在其中一个实施例中，所述基底包括衬底及位于所述衬底表面的介质层；所述于所述基底内形成环形牺牲阻挡层，包括：
[0012]于所述介质层的表面形成第一图形化掩膜层，所述第一图形化掩膜层内具有环形开口，所述环形开口定义出所述环形槽的形状及位置；
[0013]基于所述第一图形化掩膜层刻蚀所述介质层，以于所述介质层内形成所述环形槽；
[0014]去除所述第一图形化掩膜层；
[0015]于所述介质层的表面形成牺牲材料层，所述牺牲材料层填满所述环形槽且覆盖所述介质层的表面；
[0016]去除覆盖所述介质层表面的所述牺牲材料层，保留于所述环形凹槽内的所述牺牲材料层即为所述环形牺牲阻挡层。
[0017]在其中一个实施例中，所述于所述基底内形成刻蚀孔，包括：
[0018]于所述介质层的表面形成第二图形化掩膜层，所述第二图形化掩膜层内具有开口
图形，所述开口图形暴露出所述环形牺牲阻挡层及所述环形牺牲阻挡层内侧的所述介质层；
[0019]基于所述第二图形化掩膜层刻蚀所述基底，以形成所述刻蚀孔；
[0020]去除所述第二图形化掩膜层。
[0021]在其中一个实施例中，所述互连孔上部的侧壁为倾斜侧壁。
[0022]在其中一个实施例中，所述互连孔上部的侧壁与所述基底上表面的夹角为60
°
～80
°
。
[0023]在其中一个实施例中，所述去除所述环形牺牲阻挡层，以得到互连孔之后，还包括：
[0024]于所述互连孔内形成导电结构，所述导电结构填满所述互连孔。
[0025]在其中一个实施例中，所述于所述互连孔内形成导电结构之前，还包括：
[0026]至少于所述互连孔的侧壁及底部形成垫氧层；所述导电结构位于所述垫氧层的表面。
[0027]在其中一个实施例中，所述于所述互连孔内形成所述导电结构之后，还包括：
[0028]对所述基底进行背面减薄，直至暴露出所述导电结构，以形成导电互连结构。
[0029]在其中一个实施例中，所述垫氧层还位于所述基底的表面；所述于所述互连孔内形成导电结构，包括：
[0030]于所述垫氧层的表面形成籽晶材料层；
[0031]于所述籽晶材料层的表面形成导电材料层，所述导电材料层填满所述互连孔；
[0032]去除位于所述基底上的所述导电材料层及位于所述基底上的籽晶材料层，以得到位于所述互连孔内的籽晶层及导电层，所述籽晶层与所述导电层共同构成所述导电结构。
[0033]另一方面，本专利技术还提供一种半导体结构，所述半导体结构包括：
[0034]基底；
[0035]互连孔，位于所述基底内，所述互连孔上部的宽度大于所述互连孔下部的宽度。
[0036]在其中一个实施例中，所述基底包括：衬底及位于所述衬底表面的介质层；所述互连孔贯穿所述介质层并延伸至所述衬底内。
[0037]在其中一个实施例中，所述互连孔上部的侧壁为倾斜侧壁。
[0038]在其中一个实施例中，所述互连孔上部的侧壁与所述基底上表面的夹角为60
°
～80
°
。
[0039]在其中一个实施例中，所述半导体结构还包括：导电结构，所述导电结构填满所述互连孔。
[0040]在其中一个实施例中，所述半导体结构还包括垫氧层，所述垫氧层至少位于所述导电结构与所述基底之间。
[0041]在其中一个实施例中，所述导电结构包括：
[0042]籽晶层，位于所述垫氧层的表面；
[0043]导电层，位于所述籽晶层的表面，且填满所述互连孔。
[0044]在其中一个实施例中，所述导电结构贯穿所述基底。
[0045]本专利技术的半导体结构及其制备方法具有如下有益效果：
[0046]本专利技术提供的半导体结构的制备方法，将互连孔上部的宽度设置为大于下部的宽
度，这样的互连孔在后续工艺中进行导电层填充时可以避免提前封口，从而得到无孔洞的导电结构。
[0047]本专利技术提供的半导体结构，具有上部宽度大于下部宽度的互连孔，这样的互连孔可以在后续工艺中进行导电层填充时可以避免提前封口，从而得到无孔洞的导电结构。
附图说明
[0048]为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0049]图1中的(a)图为一种半导体结构的截面结构示意图，图2中的(b)图为图1中(a)图所示的结构在进行金属填充时的截面结构示意图，图1中的(c)图为图1中(a)图所示的结构进行金属填充后所得结构的截面结构示意图；
[0050]图2中的(a)图为一种半导体结构的截面结构示意图，图2中的(b)图为去除图2中(a)图所示的结构中的掩膜层之后所得结构的截面结构示意图，图2中的(c)图为于图2中(b)图所示的结构中的孔洞内沉积金属材料层后所得结构的截面结构示意图，图2中的(d)图为去除图2中(c)图所示的结构中介质层上的金属材料层后所得结构的截面结构示意图；
[0051]图3为本申请其中一个实施例提供的半导体结构的制备方法的流程图；
[0052本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：提供基底；于所述基底内形成环形牺牲阻挡层；于所述基底内形成刻蚀孔，所述刻蚀孔位于所述环形牺牲阻挡层内侧；去除所述环形牺牲阻挡层，以得到互连孔，所述互连孔上部的宽度大于所述互连孔下部的宽度。2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述基底包括衬底及位于所述衬底表面的介质层；所述于所述基底内形成环形牺牲阻挡层，包括：于所述介质层的表面形成第一图形化掩膜层，所述第一图形化掩膜层内具有环形开口，所述环形开口定义出所述环形槽的形状及位置；基于所述第一图形化掩膜层刻蚀所述介质层，以于所述介质层内形成所述环形槽；去除所述第一图形化掩膜层；于所述介质层的表面形成牺牲材料层，所述牺牲材料层填满所述环形槽且覆盖所述介质层的表面；去除覆盖所述介质层表面的所述牺牲材料层，保留于所述环形凹槽内的所述牺牲材料层即为所述环形牺牲阻挡层。3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述于所述基底内形成刻蚀孔，包括：于所述介质层的表面形成第二图形化掩膜层，所述第二图形化掩膜层内具有开口图形，所述开口图形暴露出所述环形牺牲阻挡层及所述环形牺牲阻挡层内侧的所述介质层；基于所述第二图形化掩膜层刻蚀所述基底，以形成所述刻蚀孔；去除所述第二图形化掩膜层。4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述互连孔上部的侧壁为倾斜侧壁。5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述互连孔上部的侧壁与所述基底上表面的夹角为60
°
～80
°
。6.根据权利要求1至5中任一项所述的半导体结构的制备方法，其特征在于，所述去除所述环形牺牲阻挡层，以得到互连孔之后，还包括：于所述互连孔内形成导电结构，所述导电结构填满所述互连孔。7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述于所述互连孔内形成导电结构之...

【专利技术属性】
技术研发人员：高远皓，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：