半导体结构及其制备方法技术

本公开实施例涉及一种半导体结构及其制备方法，半导体结构包括：衬底以及位于衬底内的第一掺杂区以及第二掺杂区；第一选择晶体管以及第二选择晶体管；导电层，导电层位于第一掺杂区与第二掺杂区之间；阻变介质层，导电层、第一掺杂区以及与第一掺杂区正对的阻变介质层构成第一可变电阻，导电层、第二掺杂区以及与第二掺杂区正对的阻变介质层构成第二可变电阻；隔离介质层，隔离介质层位于导电层与衬底之间。本公开实施例有利于提高RRAM存储器的存储密度。存储密度。存储密度。

【技术实现步骤摘要】
半导体结构及其制备方法


[0001]本公开实施例涉及半导体领域，特别涉及一种半导体结构及其制备方法。

技术介绍

[0002]阻变式存储器(Resistive Random Access Memory，RRAM)是以介质材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。RRAM通常具有MIM(金属
‑
介质层
‑
金属)结构，MIM结构从上至下依次由上电极、阻变介质层、下电极构成，因此，MIM的尺寸较大。
[0003]然而，随着集成电路技术的快速发展，对存储器的存储容量以及尺寸要求越来越高。因此，如何提高RRAM存储器的存储密度成了亟待解决的问题。

技术实现思路

[0004]本公开实施例提供一种半导体结构及其制备方法，至少有利于提高RRAM存储器的存储密度。
[0005]本公开实施例提供一种半导体结构，包括：衬底以及位于衬底内的第一掺杂区以及第二掺杂区；第一选择晶体管以及第二选择晶体管；导电层，导电层位于第一掺杂区与第二掺杂区之间；阻变介质层，导电层、第一掺杂区以及与第一掺杂区正对的阻变介质层构成第一可变电阻，导电层、第二掺杂区以及与第二掺杂区正对的阻变介质层构成第二可变电阻；隔离介质层，隔离介质层位于导电层与衬底之间。
[0006]在一些实施例中，在第一选择晶体管指向导电层的方向上，导电层到第一选择晶体管的距离等于导电层到第二选择晶体管的距离。
[0007]在一些实施例中，衬底还包括：阱层，阱层位于第一掺杂区底部以及第二掺杂区底部，阱层的掺杂离子类型与第一掺杂区以及第二掺杂区的掺杂离子类型不同，且部分导电层还位于阱层中，隔离介质层位于阱层与导电层之间。
[0008]在一些实施例中，隔离介质层与阻变介质层为一体成型膜层。
[0009]在一些实施例中，导电层顶面低于第一掺杂区顶面以及第二掺杂区顶面，半导体结构还包括：盖层，盖层位于导电层顶面且位于衬底内，其中，阻变介质层还位于盖层朝向第一掺杂区的侧面以及朝向第二掺杂区的侧面。
[0010]在一些实施例中，朝向第一掺杂区的阻变介质层与第一掺杂区相接触，朝向第二掺杂区的阻变介质层与第二掺杂区相接触。
[0011]在一些实施例中，半导体结构还包括：氧化层，氧化层位于阻变介质层与第一掺杂区之间，且还位于阻变介质层与第二掺杂区之间。
[0012]在一些实施例中，第一选择晶体管以及第二选择晶体管均包括：字线，字线位于衬底内，字线与导电层处于同层且材料相同。
[0013]在一些实施例中，第一选择晶体管以及第二选择晶体管均还包括：栅介质层，栅介质层位于字线侧壁以及底部，且栅介质层与阻变介质层的材料相同。
[0014]在一些实施例中，还包括：两个第三掺杂区，第三掺杂区位于衬底内，且一第三掺杂区为第一选择晶体管的源极或者漏极中的一者，另一第三掺杂区为第二选择晶体管的源极或者漏极中的另一者；电连接结构，电连接结构与第三掺杂区相接触。
[0015]相应地，本公开实施例还提供一种半导体结构的制备方法，包括：提供衬底；在衬底内形成第一掺杂区以及第二掺杂区；在衬底内形成第一选择晶体管以及第二选择晶体管；形成导电层，导电层位于第一掺杂区以及第二掺杂区之间；形成阻变介质层，导电层、第一掺杂区以及与第一掺杂区正对的阻变介质层构成第一可变电阻，导电层、第二掺杂区以及与第二掺杂区正对的阻变介质层构成第二可变电阻；形成隔离介质层，隔离介质层位于导电层与衬底之间。
[0016]在一些实施例中，还包括：在衬底内形成第一选择晶体管以及第二选择晶体管的字线，且在形成字线的工艺步骤中，形成导电层。
[0017]在一些实施例中，在形成字线之前，还包括：刻蚀衬底形成第一沟槽以及第二沟槽；在第一沟槽底部和侧壁形成栅介质层；在第二沟槽底部形成隔离介质层，在第二沟槽侧壁形成阻变介质层；在栅介质层表面形成填充第一沟槽的字线，同时在阻变介质层以及隔离介质层表面形成填充第二沟槽的导电层。
[0018]在一些实施例中，在同一工艺步骤中，形成栅介质层、阻变介质层以及隔离介质层。
[0019]在一些实施例中，在形成第一沟槽和第二沟槽之前，在同一工艺步骤中形成第一掺杂区和第二掺杂区，且第一掺杂区和第二掺杂区相连。
[0020]本公开实施例提供的技术方案至少具有以下优点：
[0021]本公开实施例提供的半导体结构的技术方案中，半导体结构包括：衬底以及位于衬底内的第一掺杂区以及第二掺杂区；第一选择晶体管以及第二选择晶体管；导电层，导电层位于第一掺杂区与第二掺杂区之间；阻变介质层，导电层、第一掺杂区以及与第一掺杂区正对的阻变介质层构成第一可变电阻，导电层、第二掺杂区以及与第二掺杂区正对的阻变介质层构成第二可变电阻，也就是说，仅需在衬底中增加阻变介质层，利用衬底中的第一掺杂区以及第二掺杂区，分别与阻变介质层以及导电层构成2个可变电阻，且第一可变电阻以及第二可变电阻共用同一导电层，使得半导体结构的尺寸较小。此外，第一可变电阻以及第二可变电阻分别与第一选择晶体管以及第二选择晶体管构成2个半导体单元，即，在一个半导体结构中构成2个半导体单元。相较于在一个半导体结构中构成1个半导体单元而言，在一个半导体结构中构成2个半导体单元，使得半导体结构的集成密度增大，并且还能使一个半导体结构存储不同的数据，从而当该半导体结构制备成存储器后，可以提高存储器的存储密度。
附图说明
[0022]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领缺普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1为本公开一实施例提供的半导体结构的一种剖视结构示意图；
[0024]图2为本公开一实施例提供的半导体结构的另一种剖视结构示意图；
[0025]图3为本公开一实施例提供的半导体结构的又一种剖视结构示意图；
[0026]图4为图1中的半导体结构对应的等效电路示意图；
[0027]图5为本公开一实施例提供的半导体结构的制备方法中提供的衬底的结构示意图；
[0028]图6为本公开一实施例提供的半导体结构的制备方法中形成第一沟槽以及第二沟槽的步骤对应的结构示意图；
[0029]图7为本公开一实施例提供的半导体结构的制备方法中形成阻变介质层以及隔离介质层的步骤对应的结构示意图；
[0030]图8为本公开一实施例提供的半导体结构的制备方法中形成字线以及导电层的步骤对应的结构示意图。
具体实施方式
[0031]由
技术介绍
可知，目前的半导体结构中，存在RRAM存储器的存储密度较低的问题。
[0032]分析发现，导致RRAM本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：衬底以及位于所述衬底内的第一掺杂区以及第二掺杂区；第一选择晶体管以及第二选择晶体管；导电层，所述导电层位于所述第一掺杂区与所述第二掺杂区之间；阻变介质层，所述导电层、所述第一掺杂区以及与所述第一掺杂区正对的所述阻变介质层构成第一可变电阻，所述导电层、所述第二掺杂区以及与所述第二掺杂区正对的所述阻变介质层构成第二可变电阻；隔离介质层，所述隔离介质层位于所述导电层与所述衬底之间。2.根据权利要求1所述的半导体结构，其特征在于，在所述第一选择晶体管指向所述导电层的方向上，所述导电层到所述第一选择晶体管的距离等于所述导电层到所述第二选择晶体管的距离。3.根据权利要求1所述的半导体结构，其特征在于，所述衬底还包括：阱层，所述阱层位于所述第一掺杂区底部以及所述第二掺杂区底部，所述阱层的掺杂离子类型与所述第一掺杂区以及所述第二掺杂区的掺杂离子类型不同，且部分所述导电层还位于所述阱层中，所述隔离介质层位于所述阱层与所述导电层之间。4.根据权利要求1所述的半导体结构，其特征在于，所述隔离介质层与所述阻变介质层为一体成型膜层。5.根据权利要求1所述的半导体结构，其特征在于，所述导电层顶面低于所述第一掺杂区顶面以及所述第二掺杂区顶面，所述半导体结构还包括：盖层，所述盖层位于所述导电层顶面且位于所述衬底内，其中，所述阻变介质层还位于所述盖层朝向所述第一掺杂区的侧面以及朝向所述第二掺杂区的侧面。6.根据权利要求1所述的半导体结构，其特征在于，朝向所述第一掺杂区的所述阻变介质层与所述第一掺杂区相接触，朝向所述第二掺杂区的所述阻变介质层与所述第二掺杂区相接触。7.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：氧化层，所述氧化层位于所述阻变介质层与所述第一掺杂区之间，且还位于所述阻变介质层与所述第二掺杂区之间。8.根据权利要求1所述的半导体结构，其特征在于，所述第一选择晶体管以及所述第二选择晶体管均包括：字线，所述字线位于所述衬底内，所述字线与所述导电层处于同层且材料相同。9.根据权利要求8所述的半导体结构，...

【专利技术属性】
技术研发人员：章纬，杜青松，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：