一种记忆体装置及其形成方法，方法包括：在基板上方形成晶体管；及在晶体管上方形成电阻元件，其中形成电阻元件包括形成电连接至晶体管的源极/漏极区的下电极；在下电极上方形成电阻切换层，其中电阻切换层由金属卤化物制成；及在电阻切换层上方形成上电极。及在电阻切换层上方形成上电极。及在电阻切换层上方形成上电极。
【技术实现步骤摘要】
记忆体装置及其形成方法
[0001]本揭露是关于一种记忆体装置及其形成方法。
技术介绍
[0002]半导体集成电路(integrated circuit，IC)行业已经历快速增长。集成电路材料及设计的技术进步已产生一代又一代的集成电路。与前一代相比，每一代都有更小更复杂的电路。然而，这些进步会增加集成电路加工及制造的复杂性。在集成电路的发展过程中，功能密度(即，每一晶片面积的互连装置数目)通常有所增加，而几何尺寸(即，可以使用制造工艺产生的最小组件(或接线))有所减少。这种缩小规模的过程通常通过提高生产效率及降低相关成本来提供益处。然而，由于特征尺寸继续减小，制造工艺继续变得更加困难。因此，以越来越小的尺寸形成可靠的半导体装置为一挑战。
技术实现思路
[0003]在本揭露的一些实施例中，一种方法包括在基板上方形成晶体管；及在晶体管上方形成电阻元件，其中形成电阻元件包括形成电连接至晶体管的源极/漏极区的下电极；在下电极上方形成电阻切换层，其中电阻切换层由金属卤化物制成；及在电阻切换层上方形成上电极。
[0004]在本揭露的一些实施例中，一种方法包括在基板上方形成晶体管；在晶体管上方形成第一层间介电(interlayer dielectric，ILD)层；蚀刻第一ILD层以形成第一开口；在第一开口中形成第一金属层，其中第一金属层电连接至晶体管；形成在第一ILD层上方并覆盖第一金属层的第二ILD层；蚀刻第二ILD层以形成第二开口；形成在第二开口中并与第一金属层接触的二维材料电阻切换层，其中二维材料电阻切换层为含卤素材料；在第二ILD层上方形成第三ILD层；蚀刻第三ILD层以形成第三开口；及形成在第三开口中并与二维材料电阻切换层接触的第二金属层。
[0005]在本揭露的一些实施例中，记忆体装置包括基板、晶体管、及电阻式记忆体单元。晶体管在基板上方，其中晶体管包括栅极结构及栅极结构相对侧上的源极/漏极区。电阻式记忆体单元电连接至晶体管的源极/漏极区中的一者，其中电阻式记忆体单元包括下电极、下电极上方的电阻切换层，其中电阻切换层由金属卤化物制成、及电阻切换层上方的上电极。
附图说明
[0006]本揭露的态样在与附附图及以下详细描述内容一起研读时，可以最佳地理解。应注意，根据行业中的标准规范，各种特征未按比例绘制。实际上，各种特征的尺寸可为了论述清楚经任意地增大或减小。
[0007]图1A及图1B图示根据本揭露的一些实施例的记忆体装置的示意图；
[0008]图1C图示根据本揭露的一些实施例的电阻切换层的分子图；
[0009]图2A及图2B图示根据本揭露的一些实施例的记忆体装置的示意图；
[0010]图3A及图3B图示根据本揭露的一些实施例的记忆体装置的示意图；
[0011]图4图示根据本揭露的一些实施例的记忆体装置的实验结果；
[0012]图5A、图5B及图5C为根据本揭露的一些实施例的记忆体装置的实验结果；
[0013]图6A及图6B为根据本揭露的一些实施例的记忆体装置的实验结果；
[0014]图7A及图7B为根据本揭露的一些实施例的记忆体装置的实验结果；
[0015]图8A及图8B为根据本揭露的一些实施例的电阻式随机存取记忆体(resistive random access memory，RRAM)元件的示意图；
[0016]图9图示根据本揭露的一些实施例的记忆体装置的I
‑
V曲线；
[0017]图10A及图10B图示根据本揭露的一些实施例的记忆体装置的I
‑
V曲线及保留性质；
[0018]图11图示根据本揭露的一些实施例的记忆体装置的实验结果；
[0019]图12A图示根据本揭露的一些实施例的记忆体装置的实验结果；
[0020]图12B图示根据本揭露的一些实施例的电阻式随机存取记忆体(resistive random access memory，RRAM)元件的示意图；
[0021]图13A至图13F图示根据本揭露的一些实施例的记忆体装置的实验结果；
[0022]图14图示根据本揭露的一些实施例的记忆体装置的实验结果；
[0023]图15A至图15H图示根据本揭露的一些实施例的形成电阻元件的方法；
[0024]图16至图31图示根据本揭露的一些实施例的制造记忆体装置的各个阶段的方法；
[0025]图32至图41图示根据本揭露的一些实施例的制造记忆体装置的各个阶段的方法；
[0026]图42至图53图示根据本揭露的一些实施例的制造记忆体装置的各个阶段的方法。
[0027]【符号说明】
[0028]10～30:记忆体装置
[0029]50:半导体基板
[0030]50A:50的第一区域
[0031]50B:50的第二区域
[0032]50N:N型井区域
[0033]50P:P型井区域
[0034]54A:60A的源极及漏极区
[0035]54B:60B的源极及漏极区
[0036]58A～58B:半导体鳍片
[0037]60A～60B:FinFET
[0038]62:STI区
[0039]64:导电栅极层
[0040]65:功函数层
[0041]66:栅极介电层
[0042]68A:60A的栅极结构
[0043]68B:60B的栅极结构
[0044]72A,72B:间隔物
[0045]73A,73B:源极/漏极触点
[0046]75:CESL
[0047]76:第一ILD层
[0048]78:第二ILD层
[0049]80:ESL
[0050]85:IMD层
[0051]90:扩散阻障层
[0052]95:金属层
[0053]100A,100B,100C:互连结构
[0054]105:ESL
[0055]110:ILD层
[0056]115:金属层
[0057]115A,115B:下电极
[0058]120:ESL
[0059]125:ILD层
[0060]130:电阻材料层
[0061]130A,130B:电阻切换层
[0062]135:ESL
[0063]140:ILD层
[0064]145:金属层
[0065]145A,145B:上电极
[0066]215:金属层
[0067]215A,215B:下电极
[0068]335:ESL
[0069]340:ILD层
[0070]345:金属层
[0071]345A,345B:金属层
[0072]350A,350B:下电极
[0073]402:金属原子
[0074]404:卤素原子
[00本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种记忆体装置的形成方法，其特征在于，包含以下步骤：在一基板上方形成一晶体管；以及在该晶体管上方形成一电阻元件，其中形成该电阻元件包含以下步骤：形成连接至该晶体管的一源极/漏极区的一下电极；在该下电极上方形成一电阻切换层，其中该电阻切换层由金属卤化物制成；以及在该电阻切换层上方形成一上电极。2.如权利要求1所述的方法，其特征在于，形成该下电极的步骤包含以下步骤：形成一第一金属层；以及在该第一金属层上方形成一第二金属层，其中该第二金属层比该第一金属层更倾向于与该电阻切换层的金属卤化物发生反应。3.如权利要求1所述的方法，其特征在于，在该电阻切换层中自发形成一导电灯丝，而无需对该下电极及该上电极施加偏压。4.如权利要求1所述的方法，其特征在于，执行形成该电阻切换层使得该下电极的一金属向上扩散至该电阻切换层的一顶表面。5.一种记忆体装置的形成方法，其特征在于，包含以下步骤：在一基板上方形成一晶体管；在该晶体管上方形成一第一层间介电(ILD)层；蚀刻该第一ILD层以形成一第一开口；在该第一开口中形成一第一金属层，其中该第一金属层电连接至该晶体管；形成在该第一ILD层上方并覆盖该第一金属层的一第二ILD层；蚀刻该第二ILD层以形成一第二开口；形成在该第二开口中并与该第一金属层接触的一二...
【专利技术属性】
技术研发人员：李家硕，吴雨恬，陈柏佑，倪懿池，吴志毅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。