半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法，所述半导体器件可以包括：第一导线；第二导线，设置在第一导线上而与第一导线间隔开；可变电阻层，设置在第一导线上方和第二导线下方；第一电介质层或第二电介质层中的至少一个；第一接触或第二接触中的至少一个；以及第一掺杂选择器层或第二掺杂选择器层中的至少一个。器层或第二掺杂选择器层中的至少一个。器层或第二掺杂选择器层中的至少一个。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本专利文件要求于2021年10月28日提交的编号为10
‑
2021
‑
0145463的韩国专利申请的优先权益，其全部内容通过引用合并于此。


[0003]该专利文件涉及存储电路或器件及其在电子设备或系统中的应用。

技术介绍

[0004]电气和电子行业中微型化、低功耗、高性能和多功能性的最新趋势驱使半导体制造商专注于高性能、高容量的半导体器件。这种高性能、高容量的半导体器件的示例包括能够通过根据施加的电压或电流在不同电阻状态之间切换来储存数据的存储器件。所述半导体器件可以包括RRAM(电阻式随机存储存储器)，PRAM(相变随机存取存储器)，FRAM(铁电随机存取存储器)，MRAM(磁性随机存取存储器)和电子熔丝(E
‑
FUSE)。

技术实现思路

[0005]该专利文件中的公开技术包括存储电路或器件及其在电子设备或系统中的应用以及电子设备的多种实施方式，其中所述电子设备包括能够在图案化工艺期间改善硬掩模裕度并防止在对选择器层进行图案化期间的蚀刻损伤的半导体器件。
[0006]在一个方面，一种半导体器件可以包括：第一导线；第二导线，设置在第一导线上方而与第一导线间隔开；可变电阻层，设置在第一导线上方和第二导线下方；第一电介质层或第二电介质层中的至少一个，所述第一电介质层包括设置在第一导线和可变电阻层之间的第一贯穿孔，所述第二电介质层包括设置在可变电阻层和第二导线之间的第二贯穿孔；第一接触或第二接触中的至少一个，其中所述第一接触被构造为包括填充第一贯穿孔的导电材料，并包括彼此间隔开的第一接触部分和第二接触部分，以及所述第二接触被构造为包括填充第二贯穿孔的导电材料，并包括彼此间隔开的第三接触部分和第四接触部分；以及第一掺杂选择器层或第二掺杂选择器层中的至少一个，其中，所述第一掺杂选择器层包括：介于第一接触部分和第二接触部分之间的第一选择元件部分，和设置在第一电介质层中而与第一电介质层的上表面和第一电介质层的下表面间隔开的第二选择元件部分；以及所述第二掺杂选择器层包括：介于第三接触部分和第四接触部分之间的第三选择元件部分，和设置在第二电介质层中而与第二电介质层的上表面和第二电介质层的下表面间隔开的第四选择元件部分。
[0007]在另一个方面，一种制造半导体器件的方法可以包括：在衬底上方形成第一导线；在第一导线上方形成可变电阻层；在可变电阻层上方形成第二导线；形成第一电介质层，其包括贯穿孔，所述贯穿孔在第一导线和可变电阻层之间，在可变电阻层和第二导线之间，或者在第一导线和可变电阻层之间且在可变电阻层和第二导线之间；在所述贯穿孔中形成接触；执行第一离子注入工艺以在所述接触中形成第一子电介质层并在第一电介质层中形成
第二子电介质层，通过将所述接触的一部分转化为第一子电介质层并将第一电介质层的一部分转化为第二子电介质层，使得所述第一子电介质层与所述接触的上表面和下表面间隔开，以及所述第二子电介质层与第一电介质层的上表面和下表面间隔开；以及执行将掺杂剂注入到第一子电介质层和第二子电介质层中以形成掺杂选择器层的第二离子注入，其中所述掺杂选择器层包括：第一部分，其包括第一子电介质层和掺杂剂；和第二部分，其包括第二子电介质层和掺杂剂。
附图说明
[0008]图1A和图1B示出了基于本公开技术的某些实施方式的半导体器件。
[0009]图1C示出了基于本公开技术的某些实施方式的可变电阻层中包含的磁性隧道结(MTJ)结构的示例。
[0010]图2A至图2G是示出了基于本公开技术的某些实施方式的制造半导体器件的一种示例方法的剖视图。
[0011]图3A至图3D是示出了基于本公开技术的某些实施方式的制造半导体器件的另一示例方法的剖视图。
[0012]图4A至图4D是示出了基于本公开技术的某些实施方式的制造半导体器件的又另一示例方法的剖视图。
具体实施方式
[0013]下文中，将参考附图详细描述本公开的各种实施例。
[0014]图1A和图1B示出了基于本公开技术的某些实施方式的半导体器件。图1A是平面图，图1B是沿图1A的线A
‑
A
’
截取的剖视图。
[0015]参考图1A和图1B，半导体器件可以包括交叉点结构，其包括：衬底100；第一导线110，其形成在衬底100上方，并在第一方向上延伸；第二导线130，其形成在第一导线110上方而与第一导线110间隔开，并在与第一方向交叉的的第二方向上延伸；以及存储单元120，其设置在第一导线110和第二导线130之间的第一导线110与第二导线130的交叉处。
[0016]衬底100可以包括半导体材料，例如硅。可以在衬底100中形成所需的下部结构(未显示)。例如，衬底100可以包括驱动电路(未显示)，其电连接到第一导线110和/或第二导线130以控制存储单元120的操作。在此专利文件中，导线可以指导电结构，这些导电结构电连接半导体器件中的两个或更多个电路元件。在某些实施方式中，导线包括用于控制对存储器件中存储单元的访问的字线和用于读取存储单元中储存的信息的位线。在某些实施方式中，导线包括在半导体器件中不同电路元件之间输送信号的互连。
[0017]第一导线110和第二导线130可以分别连接到存储单元120的下端和上端，并可以向存储单元120传输电压或电流以驱动存储单元120。当第一导线110用作字线时，第二导线130可以用作位线。相反地，当第一导线110用作位线时，第二导线130可以用作字线。第一导线110和第二导线130可以包括单层或多层结构，其包括一种或更多种不同的导电材料。导电材料的实例可以包括金属、金属氮化物或导电碳材料或它们的组合，但不限于此。例如，第一导线110和第二导线130可以包括钨(W)、钛(Ti)、钽(Ta)、铂(Pt)、铝(Al)、铜(Cu)、锌(Zn)、镍(Ni)、钴(Co)、铅(Pb)、氮化钨(WN)、硅化钨(WSi)、氮化钛(TiN)、氮化钛硅(TiSiN)、
氮化铝钛(TiAlN)、氮化钽(TaN)、氮化钽硅(TaSiN)、氮化铝钽(TaAlN)、碳(C)、碳化硅(SiC)或氮化硅碳(SiCN)或它们的组合。
[0018]存储单元120可以布置在具有沿着第一方向和第二方向的行和列的矩阵中，以与第一导线110和第二导线130之间的交叉区域重叠。在一种实施方式中，每个存储单元120的尺寸可以基本等于或小于在相应的每一对第一导线110和第二导线130之间的交叉区域的尺寸。在另一种实施方式中，每个存储单元120的尺寸可以大于相应的每一对第一导线110和第二导线130之间的交叉区域的尺寸。
[0019]第一导线110、第二导线130和存储单元120之间的空间可以填充有电介质层101、102
‑
1、102
‑
2、103、104
‑
1和104
‑...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一导线；第二导线，设置在所述第一导线上方而与所述第一导线间隔开；可变电阻层，设置在所述第一导线上方和所述第二导线下方；第一电介质层或第二电介质层中的至少一个，其中，所述第一电介质层包括设置在所述第一导线和所述可变电阻层之间的第一贯穿孔，以及所述第二电介质层包括设置在所述可变电阻层和所述第二导线之间的第二贯穿孔；第一接触或第二接触中的至少一个，其中，所述第一接触被构造为包括填充所述第一贯穿孔的导电材料，并包括彼此间隔开的第一接触部分和第二接触部分；以及所述第二接触被构造为包括填充所述第二贯穿孔的导电材料，并包括彼此间隔开的第三接触部分和第四接触部分；和第一掺杂选择器层或第二掺杂选择器层中的至少一个，其中，所述第一掺杂选择器层包括：介于所述第一接触部分和所述第二接触部分之间的第一选择元件部分，以及设置在所述第一电介质层中而与所述第一电介质层的上表面和所述第一电介质层的下表面间隔开的第二选择元件部分；所述第二掺杂选择器层包括：介于所述第三接触部分和所述第四接触部分之间的第三选择元件部分，以及设置在所述第二电介质层中而与所述第二电介质层的上表面和所述第二电介质层的下表面间隔开的第四选择元件部分。2.根据权利要求1所述的半导体器件，其中所述第一掺杂选择器层和所述第二掺杂选择器层中的每一个都包括电介质材料和掺杂剂。3.根据权利要求1所述的半导体器件，其中所述第一掺杂选择器层的所述第一选择元件部分和所述第二选择元件部分包括彼此不同的电介质材料。4.根据权利要求1所述的半导体器件，其中所述第二掺杂选择器层的所述第三选择元件部分和所述第四选择元件部分包括彼此不同的电介质材料。5.根据权利要求1所述的半导体器件，其中所述第一选择元件部分和所述第三选择元件部分包括彼此相同的电介质材料和掺杂剂。6.根据权利要求1所述的半导体器件，其中所述第二选择元件部分和所述第四选择元件部分包括彼此相同的电介质材料和掺杂剂。7.根据权利要求1所述的电子器件，其中，分别地，所述第一接触、所述第二接触、所述第一选择元件部分和所述第三选择元件部分包括钨W、钛Ti、钽Ta、钒V、铬Cr、铂Pt、铝Al、铜Cu、锌Zn、镍Ni、钴Co、铅Pb、锰Mn、铌Nb、氮化钨WN、硅化钨WSi、氮化钛TiN、氮化钛硅TiSiN、氮化铝钛TiAlN、氮化钽TaN、氮化钽硅TaSiN或氮化铝钽TaAlN，或者钨W、钛Ti、钽Ta、钒V、铬Cr、铂Pt、铝Al、铜Cu、锌Zn、镍Ni、钴Co、铅Pb、锰Mn、铌Nb、氮化钨WN、硅化钨WSi、氮化钛TiN、氮化钛硅TiSiN、氮化铝钛TiAlN、氮化钽TaN、氮化钽硅TaSiN或氮化铝钽TaAlN中的两种或多种的组合。8.根据权利要求2所述的电子器件，其中所述掺杂剂包括硼B、氮N，碳C、磷P、砷As、铝Al、硅Si和锗Ge中的一种或更多种。9.根据权利要求1的电子器件，其中从所述第一电介质层的上表面和所述第一接触的上表面到所述第一掺杂选择器层的上表面的距离与从所述第一电介质层的下表面和所述第一接触的下表面到所述第一掺杂选择器层的下表面的距离彼此相同或者彼此不同。
10.根据权利要求1的电子器件，其中从所述第二电介质层的上表面和所述第二接触的上表面到所述第二掺杂选择器层的上...

【专利技术属性】
技术研发人员：宋政桓，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：