【技术实现步骤摘要】
本专利技术涉及一种集成电路封装结构及封装方法。
技术介绍
在集成电路领域，由于芯片中的电路集成数量规模越来越大，其在使用 前，都会进行芯片封装，以保证芯片的使用和安装。目前业界的封装方式，主体仍以双列直插式封装技术(Dual In-line Package, DIP )、小外形封装(Small Outline Package, SOP )、薄型小尺寸封 装(Thin Small Outline Package, TSOP )、方型扁平式封装(Plastic Quad Flat Package, QFP )、薄型四方扁平封装(Plastic Quad Flat Package, TQFP )与 球栅阵列封装Ball Grid Array Package, BGA )等传统封装方式为主。然而为 满足产品轻、薄、短、小与系统初步整合的需求，各样式的芯片封装结构推 陈出新。 .其中能符合轻薄短小与高密度要求的晶圆级封装(Wafer Level Chip Scale Package, WLCSP)与3D封装渐渐受到重视。无论晶圓级封装或3D 封装，其结构型态经常需因客户端...
【技术保护点】
一种芯片封装结构，其特征在于：包括有预注塑载体及倒扣安装于其上的芯片；所述预注塑载体包括有载体以及设有载体上的注塑体，注塑体在载体上形成若干空腔；所述芯片包括芯片本体部以及组设于芯片本体部上的引出连接点；所述芯片本体部有电路的一面面向载体，其中所述引出连接点收容于空腔内并与载体连接。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。