基于氧化物二维电子气的非易失性存储器及其制备方法技术

本发明专利技术公开一种基于氧化物二维电子气的非易失性存储器及其制备方法。该基于氧化物二维电子气的非易失性存储器包括：Si衬底；底层氧化物薄膜，形成在所述Si衬底上；栅介质叠层，自下而上依次包括隧穿氧化层，电荷俘获层和阻挡氧化层，形成在所述底层氧化物薄膜上，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气沟道；栅电极，形成在所述栅介质叠层上；源/漏电极，分别形成在栅电极两侧，与栅介质叠层侧壁相接触。有效提高了存储器件的存储窗口和擦写速度，同时提高了器件的保持性和耐久性。久性。久性。

【技术实现步骤摘要】
基于氧化物二维电子气的非易失性存储器及其制备方法


[0001]本专利技术属于存储器领域，具体涉及一种基于氧化物二维电子气晶体管的非易失性存储器及其制备方法。

技术介绍

[0002]随着器件尺寸的微缩化，传统的浮栅存储器遇到了物理和技术限制的瓶颈。超薄的隧穿氧化层和横向导电的多晶硅浮栅导致巨大的应力诱导漏电流，阻碍了它在未来新型非易失性存储器(NVM)的应用。
[0003]而在常用的SONOS(Silicon
‑
Oxide
‑
Nitride
‑
Oxide
‑
Silicon)型存储器中，氮化硅电荷俘获层面临尺寸微缩的挑战，并且较薄的隧道氧化层和较厚的阻挡氧化层可能会导致器件的可靠性退化和功耗增加。
[0004]为了解决这一问题，各种高K介质如Al2O3、HfO2、ZrO2、TiO2、Ta2O5等已经被集成到栅堆栈中，以实现更好的存储性能。但使用平面硅作为沟道材料仍面临着关断电流大、迁移率低、开关比小等问题。

技术实现思路

[0005]为了解决上述问题，本专利技术公开一种基于氧化物二维电子气的非易失性存储器，包括：Si衬底；底层氧化物薄膜，形成在所述Si衬底上；栅介质叠层，自下而上依次包括隧穿氧化层，电荷俘获层和阻挡氧化层，形成在所述底层氧化物薄膜上，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气沟道；栅电极，形成在所述栅介质叠层上；源/漏电极，分别形成在栅电极两侧，与栅介质叠层侧壁相接触。
[0006]本专利技术的基于氧化物二维电子气的非易失性存储器中，优选为，所述底层氧化物薄膜为TiO2、ZnO、In2O3、WO3或Ga2O3。
[0007]本专利技术的基于氧化物二维电子气的非易失性存储器中，优选为，所述底层氧化物薄膜的厚度为5～20nm。
[0008]本专利技术的基于氧化物二维电子气的非易失性存储器中，优选为，所述隧穿氧化层为Al2O3。
[0009]本专利技术的基于氧化物二维电子气的非易失性存储器中，优选为，所述隧穿氧化层的厚度为4nm。
[0010]本专利技术的基于氧化物二维电子气的非易失性存储器中，优选为，所述源电极和漏电极为金属Ti/Au，且金属Ti与二维电子气沟道接触。
[0011]本专利技术还公开一种基于氧化物二维电子气的非易失性存储器制备方法，包括以下步骤：在Si衬底上形成底层氧化物薄膜；依次沉积隧穿氧化层，电荷俘获层和阻挡氧化层，形成栅介质叠层，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气；在所述栅介质叠层上形成栅电极；光刻和刻蚀栅介质叠层，在栅电极两侧形成源/漏接触沟槽，使底层氧化物薄膜表面露出；溅射金属，在所述源/漏接触沟槽中形成源/漏电极，使其底部与底
层氧化物薄膜相接触，侧壁与栅介质叠层相接触。
[0012]本专利技术的基于氧化物二维电子气的非易失性存储器制备方法中，优选为，采用原子层沉积方法形成底层氧化物薄膜，其中，通过改变底层氧化物薄膜的厚度、沉积温度、退火温度来调节二维电子气的载流子密度大小。
[0013]本专利技术的另一种基于氧化物二维电子气的非易失性存储器制备方法，包括以下步骤：在Si衬底上沉积底层氧化物薄膜；在底层氧化物薄膜两侧分别形成源/漏电极，并使其部分覆盖底层氧化物薄膜；依次沉积隧穿氧化层，电荷俘获层和阻挡氧化层，形成栅介质叠层，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气；刻蚀去除源/漏金属电极上的栅介质叠层，形成源/漏接触窗口；在所述栅介质叠层上形成栅电极。
[0014]本专利技术的基于氧化物二维电子气的非易失性存储器制备方法中，优选为，采用原子层沉积方法形成隧穿氧化层，通过改变隧穿氧化层的沉积温度来调节二维电子气的载流子密度大小。
附图说明
[0015]图1是第一实施例的基于氧化物二维电子气晶体管的非易失性存储器制备方法流程图。
[0016]图2～图4是第一实施例的基于氧化物二维电子气晶体管的非易失性存储器制备方法各阶段的结构示意图。
[0017]图5是第二实施例的基于氧化物二维电子气晶体管的非易失性存储器制备方法流程图。
[0018]图6～图8是第二实施例的基于氧化物二维电子气晶体管的非易失性存储器制备方法各阶段的结构示意图。
[0019]图9是擦/写操作的能带示意图：(a)V
G
>0下的编程操作；(b)V
G
>0下的编程操作。
具体实施方式
[0020]为了使本专利技术的目的、技术方案及优点更加清楚明白，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。
[0021]在本专利技术的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
[0022]此外，在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
[0023]实施例一
[0024]图1是基于氧化物二维电子气晶体管的非易失性存储器制备方法的流程图。如图1所示，基于氧化物二维电子气晶体管的非易失性存储器制备方法包括以下步骤：
[0025]步骤S11，通过原子层沉积(ALD)在Si衬底100上依次沉积形成TiO2101/Al2O3102/Ta2O5103/Al2O3104叠层，各层厚度分别为10nm/4nm/4nm/12nm，所得结构如图2所示。其中，在TiO2101/Al2O3102异质薄膜的界面处形成2DEG。这是由于在隧穿氧化层Al2O3102沉积过程中Al前驱体TMA与TiO2101表面发生氧化还原反应，产生了氧空位，并作为施主提供电子，电子在TiO2101表面沿与界面平行的方向自由移动，形成2DEG。
[0026]本申请通过ALD技术使得2DEG与俘获型高K栅介质进行集成，以低温、高保形、厚度精确可控的方式沉积全氧化物薄膜叠层，其具有优化的厚度，可以将不同的氧化物薄膜根据其性质进行组合。干净的界面和高质量的氧化物薄膜有助于改善存储器件的保持性和耐久性，实现高可靠性的多位存储应用。
[0027]此外，可以通过改变底层本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.基于氧化物二维电子气的非易失性存储器，其特征在于，包括：Si衬底；底层氧化物薄膜，形成在所述Si衬底上；栅介质叠层，自下而上依次包括隧穿氧化层，电荷俘获层和阻挡氧化层，形成在所述底层氧化物薄膜上，其中，隧穿氧化层与底层氧化物薄膜界面处形成有二维电子气沟道；栅电极，形成在所述栅介质叠层上；源/漏电极，分别形成在栅电极两侧，与栅介质叠层侧壁相接触。2.根据权利要求1所述的基于氧化物二维电子气的非易失性存储器，其特征在于，所述底层氧化物薄膜为TiO2、ZnO、In2O3、WO3或Ga2O3。3.根据权利要求1所述的基于氧化物二维电子气的非易失性存储器，其特征在于，所述底层氧化物薄膜的厚度为5～20nm。4.根据权利要求1所述的基于氧化物二维电子气的非易失性存储器，其特征在于，所述隧穿氧化层为Al2O3。5.根据权利要求4所述的基于氧化物二维电子气的非易失性存储器，其特征在于，所述隧穿氧化层的厚度为4nm。6.根据权利要求2所述的基于氧化物二维电子气的非易失性存储器，其特征在于，所述源电极和漏电极为金属Ti/Au，且金属Ti与二维电子气沟道接触。7.一种基于氧化物二维电子气的非易失性存储器制备方法，其特征在于，包括以下步骤：在Si衬底上形成底层氧化物薄膜；依次沉积隧穿氧化层，电荷俘获层和...

【专利技术属性】
技术研发人员：朱颢，祝心怡，孙清清，
申请(专利权)人：复旦大学，
类型：发明
国别省市：