分离栅沟槽MOSFET器件的形成方法技术

本发明专利技术提供了一种分离栅沟槽MOSFET器件的形成方法，包括：提供衬底，衬底包括位于中心的第一区域和位于边缘的第二区域；在第一区域上形成第一深沟槽，第二区域上形成有第一浅沟槽；在第一深沟槽内形成第一氧化层，第一氧化层覆盖第一深沟槽的侧壁并且形成第二深沟槽，第一浅沟槽内形成有第二氧化层，第二氧化层覆盖第一浅沟槽的侧壁并且形成第二浅沟槽；在第二深沟槽内形成第一多晶硅，第二浅沟槽内形成有第二多晶硅；形成阻挡层覆盖第二区域，去除部分深度的第一氧化层。本发明专利技术使用阻挡层覆盖第二区域，在刻蚀部分深度的第一氧化层的时候，不会刻蚀到第二氧化层，所以不会导致第二多晶硅露出，减少了晶边区域的多晶硅剥落的情况。况。况。

【技术实现步骤摘要】
分离栅沟槽MOSFET器件的形成方法


[0001]本专利技术涉及半导体
，尤其是涉及一种分离栅沟槽MOSFET器件的形成方法。

技术介绍

[0002]分离栅沟槽(SGT,Split Gate Trench)MOSFET器件具有电荷耦合效应，在采用同样掺杂浓度的外延规格情况下，器件可以获得更高的击穿电压。
[0003]分离栅沟槽MOSFET器件结构的栅结构一般形成在深沟槽中，形成的步骤包括首先形成深沟槽，再在深沟槽的侧壁形成一层氧化物，氧化物根据深沟槽的形状中间也会形成一个沟槽，接着在沟槽内沉积多晶硅，再刻蚀部分深度的氧化物，剩余的氧化物，作为场氧层。
[0004]然而，形成分离栅沟槽MOSFET器件结构是在晶圆上形成的，可以同时形成多个分离栅沟槽MOSFET器件结构，因此在刻蚀形成深沟槽时，会在晶圆表面包括晶圆中心和晶边上形成沟槽，由于刻蚀机台的等离子差异，晶边形成的是浅沟槽，晶圆中心形成的是深沟槽。接着，在深沟槽和浅沟槽内均同时沉积一层氧化层覆盖深沟槽和浅沟槽的侧壁，氧化层均形成沟槽，再在沟槽内形成多晶硅。最后刻蚀深沟槽内部分深度的氧化物露出部分深度的多晶硅。此时，浅沟槽内的氧化物会被刻蚀掉同等深度氧化物，而由于浅沟槽内的氧化物的厚度较低，所以被刻蚀掉的氧化物相对来说是较深的，所以导致浅沟槽内露出的多晶硅容易剥落。如果剥落的多晶硅掉落到晶边外的其他晶圆区域的分离栅沟槽MOSFET器件结构上，可能导致分离栅沟槽MOSFET器件结构的源极和栅极连通而短路，造成了分离栅沟槽MOSFET器件结构的不良。

技术实现思路

[0005]本专利技术的目的在于提供一种分离栅沟槽MOSFET器件的形成方法，可以减少晶边区域的多晶硅剥落的情况，从而减少分离栅沟槽MOSFET器件结构的源极和栅极连通的情况，提高分离栅沟槽MOSFET器件结构的质量。
[0006]为了达到上述目的，本专利技术提供了一种分离栅沟槽MOSFET器件的形成方法，包括：
[0007]提供衬底，所述衬底包括位于中心的第一区域和位于边缘的第二区域；
[0008]在所述第一区域上形成第一深沟槽，此时，在所述第二区域上会形成有第一浅沟槽；
[0009]在所述第一深沟槽内形成第一氧化层，所述第一氧化层覆盖所述第一深沟槽的侧壁并且形成第二深沟槽，此时，在所述第一浅沟槽内会形成有第二氧化层，所述第二氧化层覆盖所述第一浅沟槽的侧壁并且形成第二浅沟槽；
[0010]在所述第二深沟槽内形成第一多晶硅，此时，在所述第二浅沟槽内会形成有第二多晶硅；
[0011]形成阻挡层，以覆盖所述第二区域，从所述第一氧化层的表面开始去除部分深度
的所述第一氧化层，以露出部分深度的所述第一多晶硅。
[0012]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，所述衬底包括晶圆。
[0013]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，所述第一深沟槽和第二深沟槽均为多个。
[0014]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，在所述第一区域上形成第一深沟槽，此时，在所述第二区域上会形成有第一浅沟槽的方法包括：
[0015]刻蚀所述衬底同时形成第一深沟槽和第一浅沟槽。
[0016]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，所述深沟槽的深度大于所述第一浅沟槽的深度。
[0017]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，使用阻挡层覆盖所述第二区域，从所述第一氧化层的表面开始去除0.9μm～1.1μm深度的所述第一氧化层。
[0018]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，所述阻挡层包括光刻胶。
[0019]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，所述阻挡层包括负性光刻胶。
[0020]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，所述阻挡层的厚度为0.5μm～5μm。
[0021]可选的，在所述的分离栅沟槽MOSFET器件的形成方法中，使用阻挡层覆盖所述第二区域，从所述第一氧化层的表面开始去除部分深度的所述第一氧化层，以露出部分深度的所述第一多晶硅之后，还包括：去除所述阻挡层。
[0022]在本专利技术提供的分离栅沟槽MOSFET器件的形成方法中，包括：提供衬底，衬底包括位于中心的第一区域和位于边缘的第二区域；在第一区域上形成第一深沟槽，此时，在第二区域上会形成有第一浅沟槽；在第一深沟槽内形成第一氧化层，第一氧化层覆盖第一深沟槽的侧壁并且形成第二深沟槽，此时，在第一浅沟槽内会形成有第二氧化层，第二氧化层覆盖第一浅沟槽的侧壁并且形成第二浅沟槽；在第二深沟槽内形成第一多晶硅，此时，在第二浅沟槽内会形成有第二多晶硅；形成阻挡层，以覆盖第二区域，从第一氧化层的表面开始去除部分深度的第一氧化层，以露出部分深度的第一多晶硅。使用阻挡层覆盖第二区域，在刻蚀部分深度的第一氧化层的时候，不会刻蚀到第二氧化层，所以不会导致第二多晶硅露出，减少了晶边区域的多晶硅剥落的情况，从而减少了分离栅沟槽MOSFET器件结构的源极和栅极连通的情况，提高了分离栅沟槽MOSFET器件结构的质量。
附图说明
[0023]图1是本专利技术实施例的分离栅沟槽MOSFET器件的形成方法的流程图；
[0024]图2是本专利技术实施例形成第一深沟槽和第一浅沟槽后的分离栅沟槽MOSFET器件的示意图；
[0025]图3是本专利技术实施例形成第一多晶硅和第二多晶硅后的分离栅沟槽MOSFET器件的示意图；
[0026]图4是本专利技术实施例刻蚀第一氧化层后的分离栅沟槽MOSFET器件的示意图；
[0027]图5是本专利技术实施例去除阻挡层后的分离栅沟槽MOSFET器件的示意图；
[0028]图中：110
‑
衬底、120
‑
第一深沟槽、130
‑
第一浅沟槽、140
‑
第一氧化层、150
‑
第二氧
化层、160
‑
第一多晶硅、170
‑
第二多晶硅、180
‑
阻挡层。
具体实施方式
[0029]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0030]在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
[0031]请参照图1，本专利技术提供了一种分离栅沟槽MOSFET器件的形成方法，包括：
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分离栅沟槽MOSFET器件的形成方法，其特征在于，包括：提供衬底，所述衬底包括位于中心的第一区域和位于边缘的第二区域；在所述第一区域上形成第一深沟槽，此时，在所述第二区域上会形成有第一浅沟槽；在所述第一深沟槽内形成第一氧化层，所述第一氧化层覆盖所述第一深沟槽的侧壁并且形成第二深沟槽，此时，在所述第一浅沟槽内会形成有第二氧化层，所述第二氧化层覆盖所述第一浅沟槽的侧壁并且形成第二浅沟槽；在所述第二深沟槽内形成第一多晶硅，此时，在所述第二浅沟槽内会形成有第二多晶硅；形成阻挡层，以覆盖所述第二区域，从所述第一氧化层的表面开始去除部分深度的所述第一氧化层，以露出部分深度的所述第一多晶硅。2.如权利要求1所述的分离栅沟槽MOSFET器件的形成方法，其特征在于，所述衬底包括晶圆。3.如权利要求1所述的分离栅沟槽MOSFET器件的形成方法，其特征在于，所述第一深沟槽和第二深沟槽均为多个。4.如权利要求1所述的分离栅沟槽MOSFET器件的形成方法，其特征在于，在所述第一区域上形成第一深沟槽，此时，在所述...

【专利技术属性】
技术研发人员：李秀然，翟盼，王彩虹，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：