半导体元件结构的制备方法技术

一种半导体元件结构的制备方法。该制备方法包括：提供一基底，该基底具有一表面；在该表面上形成一第一栅极结构；在该表面上形成一第二栅极结构；在该基底中并在该第一栅极结构和该第二栅极结构之间形成一第一井区；在该第一栅极结构和该第二栅极结构之间的一沟槽内形成一导电接触；以及在该第一井区中形成一第一结构，其中该第一结构从该导电接触的一底部逐渐缩小。渐缩小。渐缩小。

【技术实现步骤摘要】
半导体元件结构的制备方法


[0001]本申请案主张美国第17/562,362号及第17/562,210号专利申请案的优先权(即优先权日为“2021年12月27日”)，其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体结构，特别是关于一种包括具有锐角的硅化钴结构的半导体元件结构。

技术介绍

[0003]随着集成电路占用面积的减少，接触(contact)和栅极结构之间的距离也相应地减少，将可能导致源极/漏极的泄漏。氧化硅或氮化硅可作为防止金属硅化物在半导体元件的接触侧表面上形成。然而，氧化硅或氮化硅可能会造成接触电阻的增加，因此对半导体元件的性能产生不利的影响。
[0004]上文的“先前技术”说明仅是提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0005]本公开的一个方面提供一种半导体元件结构。该半导体元件结构包括一基底、一第一栅极结构、一第二栅极结构、一第一井区以及一第一结构。该基底具有一第一表面和与该第一表面相对的一第二表面。该第一栅极结构设置在该第一表面上。该第二栅极结构设置在该第一表面上。该第一井区位于该基底中，并在该第一栅极结构和该第二栅极结构之间。该第一结构设置在该第一井区中。该第一结构的形状具有一锐角。
[0006]本公开的另一个方面提供一种半导体元件结构。该半导体元件结构包括一基底、一第一栅极结构、一第二栅极结构、一导电接触、一第一井区以及一第一结构。该基底具有一表面。该第一栅极结构设置在该表面上。该第二栅极结构设置在该表面上。该导电接触位于该第一栅极结构和该第二栅极结构之间。该第一井区位于该基底中，并在该第一栅极结构和该第二栅极结构之间。该第一结构嵌入在该第一井区内，并从该导电接触的一底部逐渐缩小。该第一结构包括硅化钴。
[0007]本公开的另一个方面提供一种半导体元件结构的制备方法。该制备方法包括：提供一基底，该基底具有一表面；在该表面上形成一第一栅极结构；在该表面上形成一第二栅极结构；在该基底中并在该第一栅极结构和该第二栅极结构之间形成一第一井区；在该第一栅极结构和该第二栅极结构之间的一沟槽内形成一导电接触；以及在该第一井区中形成一第一结构，其中该第一结构从该导电接触的一底部逐渐缩小。
[0008]本公开的实施例公开一种在基底中具有金属硅化物的半导体元件结构。上述金属硅化物不存在于该半导体元件结构的栅极结构之间的沟槽侧壁。因此降低半导体元件结构中的接触电阻。此外，该半导体元件结构包括氮化钛层。氮化钛层作为形成金属硅化物的扩散阻障层。氮化钛层的厚度可调，以防止金属硅化物形成在半导体元件结构的栅极结构之
间的沟槽侧壁上，并防止接触电阻增加。在一个比较的例示中，在半导体元件结构的栅极结构之间的沟槽侧壁上形成氧化硅/氮化硅。氧化硅/氮化硅具有较大的接触电阻，因此增加了栅极结构和金属硅化物之间的接触电阻。与比较例相比，在本公开的实施例中，可以调整氮化钛的厚度，以防止金属硅化物在半导体元件结构的栅极结构之间的沟槽侧壁上形成，防止接触电阻增加，因此可以提高半导体元件结构的性能。
[0009]上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求书所界定的本公开的精神和范围。
附图说明
[0010]参阅实施方式与权利要求书合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号是指相同的元件。
[0011]图1A是俯视示意图，例示本公开一些实施例的半导体元件结构的栅极和源极/漏极区的布局。
[0012]图1B是剖视图，例示本公开一些实施例的半导体元件结构沿图1A所示的虚线A
‑
A'的剖视图。
[0013]图2A是剖视图，例示本公开一些实施例的半导体元件结构。
[0014]图2B是放大图，例示本公开一些实施例的图2A中所示的虚线矩形A。
[0015]图3A、图3B、图3C、图3D、图3F、图3G、图3H、图3I和图3J例示本公开一些实施例的半导体元件结构的各个制备阶段。
[0016]图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3H、图3I和图3J例示本公开一些实施例的半导体元件结构的各个制备阶段。
[0017]图3A、图3B、图3C、图3D、图3F、图3G、图3K、图3L和图3M例示本公开一些实施例的半导体元件结构的各个制备阶段。
[0018]图3A、图3B、图3C、图3D、图3E、图3F、图3G、图3K、图3L和图3M例示本公开一些实施例的半导体元件结构的各个制备阶段。
[0019]图4是流程图，例示本公开各个方面的半导体元件结构的制备方法。
[0020]图5A和图5B是流程图，例示本公开各个方面的半导体元件结构的制备方法。
[0021]图6A和图6B是流程图，例示本公开各个方面的半导体元件结构的制备方法。
[0022]图7A和图7B是流程图，例示本公开各个方面的半导体元件结构的制备方法。
[0023]图8A和图8B是流程图，例示本公开各个方面的半导体元件结构的制备方法。
[0024]图9A是俯视示意图，例示本公开一些比较实施例的半导体元件结构的栅极和源极/漏极区的布局。
[0025]图9B是剖视图，例示本公开一些比较实施例的半导体元件结构沿图9A所示的虚线B
‑
B'的剖视图。
[0026]其中，附图标记说明如下：
[0027]1：半导体元件结构
[0028]1'：半导体元件结构
[0029]2：半导体元件结构
[0030]10：基底
[0031]10s：表面
[0032]10s'：表面
[0033]10'：基底
[0034]11：栅极结构
[0035]11'：栅极结构
[0036]12：漏极区
[0037]12'：漏极区
[0038]13：源极区
[0039]13'：源极区
[0040]14：硅化金属结构
[0041]14'：硅化金属结构
[0042]14a'：部分
[0043]14b'：部分
[0044]15：间隙子
[0045]15'：间隙子
[0046]16：间隙子
[0047]16'：间隙子
[0048]17：轻度掺杂漏极(LDD)区
[0049]17'：轻掺杂漏极(LDD)区
[0050]18：晕区
[0051]18'：晕区...

【技术保护点】

【技术特征摘要】
1.一种半导体元件结构的制备方法，包括：提供一基底，该基底具有一表面；在该表面上形成一第一栅极结构；在该表面上形成一第二栅极结构；在该基底中并在该第一栅极结构和该第二栅极结构之间形成一第一井区；在该第一栅极结构该和该第二栅极结构之间的一沟槽内形成一导电接触；以及在该第一井区中形成一第一结构，其中该第一结构从该导电接触的一底部逐渐缩小。2.如权利要求1所述的制备方法，更包括在该第一栅极结构和该第二栅极结构上形成一第一间隙子。3.如权利要求2所述的制备方法，更包括在该第一间隙子上形成一第二间隙子。4.如权利要求3所述的制备方法，更包括借由化学气相沉积在该第二间隙子上形成一第一层。5.如权利要求4所述的制备方法，更包括去除该第一层中该沟槽侧壁以外的部分。6.如权利要求5所述的制备方法，更包括在该基底和该第二间隙子上形成一第二层。7....

【专利技术属性】
技术研发人员：陈昱频，黄崇勋，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：