层叠线圈部件制造技术

层叠线圈部件(1)包括：素体(2)，其包括主面(2d)(安装面)和主面(2c)；配置在素体(2)的主面(2d)上的一对端子电极(3、4)；和配置在素体(2)内的、与一对端子电极(3、4)电连接的线圈(5)，素体(2)在第一配线部(6)与端子电极(3、4)之间包括：至少一层包含填料的素体层(L1、L3、L5、L7、L9、L11)；和至少一层相对介电常数比素体层(L1、L3、L5、L7、L9、L11)低的素体层(L2、L4、L6、L8、L10、L12)。L12)。L12)。

【技术实现步骤摘要】
层叠线圈部件


[0001]本专利技术涉及层叠线圈部件。

技术介绍

[0002]作为以往的层叠线圈部件，例如已知有专利文献1(日本特开2015
‑
141945号公报)中记载的层叠线圈部件。专利文献1中记载的层叠线圈部件包括：由树脂构成的素体；配置在素体内的线圈；和配置在素体的安装面上的一对端子电极。

技术实现思路

[0003]在层叠线圈部件中，为了降低在端子电极与线圈之间形成的杂散电容，提高高频区域中的Q特性，利用相对介电常数低的材料形成素体。但是，在利用相对介电常数低的材料形成素体的情况下，有可能无法确保素体的强度。
[0004]本专利技术的一个方面的目的在于，提供能够确保素体的强度并且实现特性的提高的层叠线圈部件。
[0005]本专利技术的一个方面的层叠线圈部件包括：素体，其包括安装面和与该安装面相对的主面；配置在素体的安装面上的一对端子电极；和配置在素体内的、与一对端子电极电连接的线圈，线圈包括：配置在主面侧的第一配线部；配置在安装面侧的第二配线部；和在安装面与主面相对的方向上延伸、并且将第一配线部和第二配线部连接的连接部，素体在第一配线部与端子电极之间包括：至少一层包含填料的第一树脂层；和至少一层相对介电常数比第一树脂层低的第二树脂层。
[0006]在本专利技术的一个方面的层叠线圈部件中，素体在第一配线部与端子电极之间包括：至少一层包含填料的第一树脂层；和至少一层相对介电常数比第一树脂层低的第二树脂层。在层叠线圈部件中，素体包括含有填料的第一树脂层，因此，能够确保素体的强度。另外，在层叠线圈部件中，素体包括相对介电常数比第一树脂层低的第二树脂层，因此，能够降低在端子电极与线圈之间形成的杂散电容。因此，在层叠线圈部件中，能够抑制自谐振频率的降低。因此，在层叠线圈部件中，能够提高高频区域中的Q特性。如上所述，在层叠线圈部件中，能够确保素体的强度，并且实现特性的提高。
[0007]在一个实施方式中，可以是，主面由第一树脂层构成。在该结构中，能够确保素体的主面的强度。
[0008]在一个实施方式中，可以是，安装面与主面相对的方向上的第一树脂层的厚度小于第二树脂层的厚度。在该结构中，在素体中，相对介电常数低的第二树脂层的厚度大(素体中的第二树脂层所占的比例多)，因此，能够降低在端子电极与线圈之间形成的杂散电容。
[0009]在一个实施方式中，可以是，素体中，多个第一树脂层与多个第二树脂层交替地配置。在该结构中，能够确保素体的强度，并且实现特性的提高。
[0010]根据本专利技术的一个方面，能够确保素体的强度，并且实现特性的提高。
附图说明
[0011]图1是一个实施方式的层叠线圈部件的立体图。
[0012]图2是表示层叠线圈部件的截面结构的图。
具体实施方式
[0013]下面，参照附图对本专利技术的优选实施方式进行详细说明。此外，在附图的说明中，对相同或相当的要素标注相同的附图标记，省略重复的说明。
[0014]参照图1对本实施方式的层叠线圈部件进行说明。图1是一个实施方式的层叠线圈部件的立体图。如图1所示，层叠线圈部件1包括：素体2；第一端子电极3和第二端子电极4；线圈5；以及第一连接部10和第二连接部11。在图1中，为了说明方便起见，将素体2用双点划线表示。
[0015]素体2呈长方体形状。长方体形状包括角部和棱线部进行了倒角的长方体的形状、以及角部和棱线部被弄圆了的长方体的形状。素体2具有一对端面2a、2b、一对主面2c、2d和一对侧面2e、2f作为外表面。端面2a、2b彼此相对。主面2c、2d彼此相对。侧面2e、2f彼此相对。下面，将端面2a、2b相对的方向设为第一方向D1，将主面2c、2d相对的方向设为第二方向D2，将侧面2e、2f相对的方向设为第三方向D3。第一方向D1、第二方向D2和第三方向D3彼此大致正交。
[0016]端面2a、2b以将主面2c、2d连结的方式在第二方向D2上延伸。端面2a、2b以将侧面2e、2f连结的方式也在第三方向D3上延伸。主面2c、2d以将端面2a、2b连结的方式在第一方向D1上延伸。主面2c、2d以将侧面2e、2f连结的方式也在第三方向D3上延伸。侧面2e、2f以将端面2a、2b连结的方式在第一方向D1上延伸。侧面2e、2f以将主面2c、2d连结的方式也在第二方向D2上延伸。
[0017]主面2d是安装面，是在例如将层叠线圈部件1安装在未图示的其它电子设备(例如，电路基材或层叠电子部件)上时，与其它电子设备相对的面。端面2a、2b是与安装面(即主面2d)相连的面。
[0018]素体2的第一方向D1上的长度大于素体2的第二方向D2上的长度和素体2的第三方向D3上的长度。素体2的第二方向D2上的长度小于素体2的第三方向D3上的长度。即，在本实施方式中，端面2a、2b、主面2c、2d和侧面2e、2f呈长方形形状。素体2的第二方向D2上的长度也可以是与素体2的第三方向D3上的长度同等，也可以是大于素体2的第三方向D3上的长度。
[0019]此外，在本实施方式中，“同等”除了相等以外，还可以将包含了预先设定的范围内的微差或制造误差等的值认为是同等。例如，规定如果多个值包含在该多个值的平均值的
±
5％的范围内，则该多个值为同等。
[0020]素体2中，多个素体层(第一树脂层、第二树脂层)L1～L15(参照图2)在第二方向D2上层叠。即，素体2的层叠方向为第二方向D2。关于素体2的具体的层叠结构将在后面进行说明。在实际的素体2中，多个素体层L1～L15可以是被一体化至无法辨识其层间的边界的程度，也可以是被一体化为能够辨识层间的边界。
[0021]第一端子电极3和第二端子电极4各自设置在素体2上。第一端子电极3和第二端子电极4各自配置在素体2的主面2d上。第一端子电极3和第二端子电极4在第一方向D1上彼此
隔开间隔地设置在素体2。具体而言，第一端子电极3配置在素体2的端面2a侧。第二端子电极4配置在素体2的端面2b侧。
[0022]第一端子电极3和第二端子电极4各自呈长方形形状(矩形形状)。第一端子电极3和第二端子电极4各自以各边沿着第一方向D1或第三方向D3的方式配置。如图2所示，第一端子电极3和第二端子电极4比主面2d突出。即，在本实施方式中，第一端子电极3和第二端子电极4各自的表面并不是与主面2d共面。第一端子电极3和第二端子电极4由导电材料(例如，Cu)构成。
[0023]在第一端子电极3和第二端子电极4各自上，可以通过实施电镀或无电解镀敷而设置含有例如Ni、Sn、Au等的镀层(未图示)。镀层例如可以具有：含有Ni且包覆第一端子电极3和第二端子电极4的Ni镀膜；和含有Au且包覆Ni镀膜的Au镀膜。
[0024]线圈5配置在素体2内。线圈5具有多个第一配线部6、多个第二配线部7、多个第一柱部(连接部)8和多个第二柱部(连接部)9。线圈5是通过将第一配线部6、第二配线部7、第一柱部8和第二柱部9电连接而构本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种层叠线圈部件，其包括：素体，其包括安装面和与该安装面相对的主面；配置在所述素体的所述安装面上的一对端子电极；和配置在所述素体内的、与一对所述端子电极电连接的线圈，所述线圈包括：配置在所述主面侧的第一配线部；配置在所述安装面侧的第二配线部；和在所述安装面与所述主面相对的方向上延伸、并且将所述第一配线部和所述第二配线部连接的连接部，所述素体在所述第一配线部与所述端子电极之间包括：至少一层包含填料...

【专利技术属性】
技术研发人员：奥泽信之，飞田和哉，高久宗裕，光安昭博，
申请(专利权)人：TDK株式会社，
类型：发明
国别省市：