半桥功率器件及其制备方法、芯片技术

本申请提出一种半桥功率器件及其制备方法、芯片，其中，半桥功率器件通过从第一衬底的表面至埋氧化层的表面设置三个沟槽并填充绝缘材料，形成两个绝缘区域，每一绝缘区域内的第一衬底、P

【技术实现步骤摘要】
半桥功率器件及其制备方法、芯片


[0001]本申请属于半导体
，尤其涉及一种半桥功率器件及其制备方法、芯片。

技术介绍

[0002]半桥是当今电子电力产品中最常用的开关电路拓扑结构之一，如图1所示，由连接在电路中的低侧开关Q2(源极处于低电位)和高侧开关Q1(源极处于高电位)组成。传统的半桥电路需要将两个单独的MOS连接起来，如果可以将上下桥臂MOSFET集成起来，则可以提高电路的集成度，实现高性能和低成本。
[0003]由于在半桥电路工作时需要两个开关互补性的开通或关断，因此两侧源极需要不同的电压偏置。而MOSFET的衬底通常与对应的源极相连，若集成在同片衬底上时会产生背栅效应，会在高侧开关工作时产生不必要的噪声，且在衬底中产生不必要的功耗。

技术实现思路

[0004]本申请的目的在于提供一种半桥功率器件，旨在解决传统的半桥集成结构存在背栅效应的问题。
[0005]本申请实施例的第一方面提出了一种半桥功率器件，包括：
[0006]沿第一方向上层叠设置的第一衬底、第二衬底和埋氧化层；
[0007]沿所述第一方向上，在所述第一衬底的上表面至所述埋氧化层上表面之间形成的第一沟槽、第二沟槽和第三沟槽，所述第一沟槽、所述第二沟槽和所述第三沟槽沿第二方向依次间隔设置且填充有绝缘材料，所述第一沟槽和所述第三沟槽分别位于所述半桥功率器件的两侧，所述第一方向和所述第二方向交叉；
[0008]沿所述第二方向上，设置于相邻沟槽之间的所述第一衬底内的P
‑
body区、第一N+区和第二N+区；
[0009]沿所述第一方向上，层叠设置于相邻沟槽之间的所述第一衬底上的金属层和介质层，相邻沟槽之间的所述金属层包括沿第二方向上依次间隔设置的源极金属层、栅极金属层和漏极金属层，所述栅极金属层通过所述介质层与所述第一N+区和所述第二N+区接触，所述漏极金属层与所述第二N+区接触，且所述第二沟槽两侧的所述漏极金属层和所述源极金属层通过导电介质跨接。
[0010]可选地，所述半桥功率器件还包括：
[0011]绝缘部，所述绝缘部与对应沟槽延伸连接，所述绝缘部覆盖于所述栅极金属层、所述栅极金属层和所述漏极金属层之间的间隙处；
[0012]所述绝缘部与所述沟槽内的绝缘材料的材料类型为二氧化硅或者氮化硅。
[0013]可选地，所述半桥功率器件还包括：
[0014]沿所述第一方向上，背对所述第二衬底层叠于所述埋氧化层上的第三衬底。
[0015]可选地，所述第二衬底和第三衬底为硅衬底；
[0016]所述第一衬底为P型衬底；
[0017]所述介质层与所述埋氧化层的材料类型为二氧化硅。
[0018]可选地，各所述沟槽为V型沟槽或者为梯形沟槽。
[0019]本申请实施例的第二方面提出了一种半桥功率器件的制备方法，包括：
[0020]沿第一方向的反方向层叠形成第三衬底、埋氧化层、第二衬底和第一衬底；
[0021]沿所述第一方向上，在所述第一衬底的上表面至所述埋氧化层上表面之间形成第一沟槽、第二沟槽和第三沟槽，所述第一沟槽、所述第二沟槽和所述第三沟槽沿第二方向依次间隔设置，所述第一沟槽和所述第三沟槽分别位于所述半桥功率器件的两侧，所述第一方向和所述第二方向交叉；
[0022]在所述第一沟槽、所述第二沟槽和所述第三沟槽内填充绝缘材料；
[0023]沿所述第二方向上，于相邻沟槽之间的所述第一衬底内形成P
‑
body区、第一N+区和第二N+区；
[0024]沿所述第一方向上，于相邻沟槽之间的所述第一衬底上层叠设置金属层和介质层，相邻沟槽之间的所述金属层包括沿第二方向上依次间隔设置的源极金属层、栅极金属层和漏极金属层，所述栅极金属层通过所述介质层与所述第一N+区和所述第二N+区接触，所述漏极金属层与所述第二N+区接触，且所述第二沟槽两侧的所述漏极金属层和所述源极金属层通过导电介质跨接。
[0025]可选地，所述沿第一方向的反方向层叠形成第三衬底、埋氧化层、第二衬底和第一衬底的步骤具体包括：
[0026]沿第一方向层叠设置第二衬底和第一埋氧化层，以及沿第一方向的反方向层叠设置第二埋氧化层和第三衬底；
[0027]将所述第一埋氧化层和所述第二埋氧化层退火键合，形成层叠设置的第二衬底、埋氧化层和第三衬底；
[0028]在所述第二衬底的表面层叠形成第一衬底。
[0029]可选地，所述半桥功率器件的制备方法还包括：
[0030]沿第二方向上形成绝缘部，所述绝缘部与对应沟槽延伸连接，所述绝缘部覆盖于所述栅极金属层、所述栅极金属层和所述漏极金属层之间的间隙处；
[0031]所述绝缘部与所述沟槽内的绝缘材料的材料类型为二氧化硅或者氮化硅。
[0032]可选地，所述第二衬底和第三衬底为硅衬底；
[0033]所述第一衬底为P型衬底；
[0034]所述介质层与所述埋氧化层的材料类型为二氧化硅。
[0035]本申请实施例的第三方面提出了一种芯片，包括如上所述的半桥功率器件。
[0036]本申请实施例与现有技术相比存在的有益效果是：上述的半桥功率器件通过从第一衬底的表面至埋氧化层的表面设置三个沟槽并填充绝缘材料，形成两个绝缘区域，每一绝缘区域内的第一衬底、P
‑
body区、第一N+区和第二N+区等效形成一MOS管，并通过金属层引出，同时，两个等效MOS管通过导电介质跨接，形成等效的半桥功率器件，两个MOS管之间通过绝缘层绝缘设置，高压的漏极金属层与低压的P
‑
body区不存在电流通路，减弱了背栅效应，进而减小了噪声影响和功耗。
附图说明
[0037]图1为传统的半桥电路的电路示意图；
[0038]图2为传统的NMOS管的截面示意图；
[0039]图3为本申请实施例提供的半桥功率器件的截面示意图；
[0040]图4为本申请实施例提供的半桥功率器件的制备方法的第一种流程示意图；
[0041]图5为图4所示的半桥功率器件的制备方法中步骤S20对应的半桥功率器件的截面示意图；
[0042]图6为图4所示的半桥功率器件的制备方法的步骤S10的具体流程示意图；
[0043]图7为图6所示的半桥功率器件的制备方法中步骤S11对应的半桥功率器件的截面示意图；
[0044]图8为图6所示的半桥功率器件的制备方法中步骤S12对应的半桥功率器件的截面示意图；
[0045]图9为图6所示的半桥功率器件的制备方法中步骤S13对应的半桥功率器件的截面示意图；
[0046]图10为本申请实施例提供的半桥功率器件的制备方法的第二种流程示意图。
具体实施方式
[0047]为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半桥功率器件，其特征在于，包括：沿第一方向上层叠设置的第一衬底、第二衬底和埋氧化层；沿所述第一方向上，在所述第一衬底的上表面至所述埋氧化层上表面之间形成的第一沟槽、第二沟槽和第三沟槽，所述第一沟槽、所述第二沟槽和所述第三沟槽沿第二方向依次间隔设置且填充有绝缘材料，所述第一沟槽和所述第三沟槽分别位于所述半桥功率器件的两侧，所述第一方向和所述第二方向交叉；沿所述第二方向上，设置于相邻沟槽之间的所述第一衬底内的P
‑
body区、第一N+区和第二N+区；沿所述第一方向上，层叠设置于相邻沟槽之间的所述第一衬底上的金属层和介质层，相邻沟槽之间的所述金属层包括沿第二方向上依次间隔设置的源极金属层、栅极金属层和漏极金属层，所述栅极金属层通过所述介质层与所述第一N+区和所述第二N+区接触，所述漏极金属层与所述第二N+区接触，且所述第二沟槽两侧的所述漏极金属层和所述源极金属层通过导电介质跨接。2.如权利要求1所述的半桥功率器件，其特征在于，所述半桥功率器件还包括：绝缘部，所述绝缘部与对应沟槽延伸连接，所述绝缘部覆盖于所述栅极金属层、所述栅极金属层和所述漏极金属层之间的间隙处；所述绝缘部与所述沟槽内的绝缘材料的材料类型为二氧化硅或者氮化硅。3.如权利要求1所述的半桥功率器件，其特征在于，所述半桥功率器件还包括：沿所述第一方向上，背对所述第二衬底层叠于所述埋氧化层上的第三衬底。4.如权利要求3所述的半桥功率器件，其特征在于，所述第二衬底和第三衬底为硅衬底；所述第一衬底为P型衬底；所述介质层与所述埋氧化层的材料类型为二氧化硅。5.如权利要求1所述的半桥功率器件，其特征在于，各所述沟槽为V型沟槽或者为梯形沟槽。6.一种半桥功率器件的制备方法，其特征在于，包括：沿第一方向的反方向层叠形成第三衬底、埋氧化层、第二衬底和第一衬底；沿所述第一方向上，在所述第一衬底的上表面至所述埋氧化层上表面...

【专利技术属性】
技术研发人员：刘浩文，黄汇钦，
申请(专利权)人：天狼芯半导体成都有限公司，
类型：发明
国别省市：