本申请提供一种基于忆阻器的反相器结构、振荡器、真随机数装置及芯片，所述反相器结构包括：PMOS单元和NMOS单元；忆阻器，所述忆阻器串联于所述PMOS单元和所述NMOS单元之间；所述PMOS单元、所述NMOS单元和所述忆阻器构成反相器结构，其中，所述忆阻器与所述PMOS单元的连接点作为反向输出端。本申请通过忆阻器构成的反相器，进而组建环形振荡器，有效提升了振荡的不稳定性。的不稳定性。的不稳定性。
【技术实现步骤摘要】
基于忆阻器的反相器结构、振荡器、真随机数装置及芯片
[0001]本申请属于集成电路的
，涉及一种XX，特别是涉及一种基于忆阻器的反相器结构、振荡器、真随机数装置及芯片。
技术介绍
[0002]目前，在集成电路中，反相器的用途比较广泛，反相器的种类也较多。其中由PMOS(positive channel Metal Oxide Semiconductor，P沟道金属氧化物半导体场效应)管和NMOS(negative channel Metal Oxide Semiconductor，N沟道金属氧化物半导体场效应)管组成的反相器为CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)反相器，通常P沟道管作为负载管，N沟道管作为输入管，CMOS结构的主要有点是电路的静态功耗非常小，电路结构简单规则，已成为目前数字集成电路的主流。
[0003]CMOS构成的反相器采样环形振荡器(Ring Oscillator，RO)的输出结果有较多应用，例如可以作为一种常用的设计真随机数发生器的方案，这种方案可以得到稳定的真随机数，但同时也存在相应的问题，随着RO环路数的增多，虽然提高了输出随机数的质量，但也线性的增加了所需要的面积和功耗。
技术实现思路
[0004]本申请的目的在于提供一种基于忆阻器的反相器结构、振荡器、真随机数装置及芯片，用于解决CMOS反相器的优化以及所应用电路的面积与功耗的问题。
[0005]本申请实施例第一方面提供一种基于忆阻器的反相器结构，所述反相器结构包括：PMOS单元和NMOS单元；忆阻器，所述忆阻器串联于所述PMOS单元和所述NMOS单元之间；所述PMOS单元、所述NMOS单元和所述忆阻器构成反相器结构，其中，所述忆阻器与所述PMOS单元的连接点作为反向输出端。
[0006]在第一方面的一种实施方式中，所述PMOS单元包括PMOS管，所述NMOS单元包括NMOS管；所述PMOS管的栅极与所述NMOS管的栅极连接，连接点作为反向输入端；所述忆阻器的一端与所述PMOS管的漏极连接，连接点作为所述反向输出端；所述忆阻器的另一端与所述NMOS管的漏极连接。
[0007]在第一方面的一种实施方式中，所述忆阻器包括高阻态的ReRAM单元。
[0008]在第一方面的一种实施方式中，所述ReRAM单元为1T1R结构，包括一个晶体管和一个电阻；在1T1R结构下，所述ReRAM单元连接所述PMOS单元，用以等效为一个串有高阻值电阻的反相器。
[0009]本申请实施例第二方面提供一种振荡器，所述振荡器包括：所述的基于忆阻器的反相器结构。
[0010]在第二方面的一种实施方式中，将一个所述反相器结构作为一个所述反向逻辑单元，所述振荡器包括奇数个所述反向逻辑单元。
[0011]本申请实施例第三方面提供一种真随机数发生器，所述真随机数发生器包括：所
述的振荡器。
[0012]在第三方面的一种实施方式中，所述真随机数发生器还包括：触发器；所述振荡器的输出端与所述触发器的输入端连接，所述触发器的输出端作为所述真随机数发生器的输出端，输出真随机数。
[0013]在第三方面的一种实施方式中，所述真随机数发生器还包括：异或单元；将一个所述振荡器与一个所述触发器的整体结构作为一个输出单元；至少两个所述输出单元与所述异或单元连接，所述异或单元输出所述真随机数。
[0014]本申请实施例第四方面提供一种芯片，所述芯片包括：所述的基于忆阻器的反相器结构。
[0015]如上所述，本申请所述的基于忆阻器的反相器结构、振荡器、真随机数装置及芯片，具有以下有益效果：
[0016]本申请通过高阻态忆阻器构成的反相器等效为一个串有大电阻的反相器，将本申请反相器构成RO环应用于振荡器电路中，可以在不增加面积和功耗开销的情况下增加振荡环的抖动大小，而且利用振荡器进一步构成真随机数发生器，也有效提高了随机数的产生质量。
附图说明
[0017]图1显示为本申请实施例所述的基于忆阻器的反相器结构的电路结构图。
[0018]图2显示为本申请实施例所述的振荡器的电路结构图。
[0019]图3显示为本申请实施例所述的输出单元的电路结构图。
[0020]图4显示为本申请实施例所述的输出单元的抖动波形示意图。
[0021]图5显示为本申请实施例所述的真随机数发生器的电路结构图。
[0022]元件标号说明
[0023]1ꢀꢀꢀꢀꢀꢀꢀꢀ
基于忆阻器的反相器结构
[0024]11
ꢀꢀꢀꢀꢀꢀꢀ
PMOS单元
[0025]12
ꢀꢀꢀꢀꢀꢀꢀ
NMOS单元
[0026]13
ꢀꢀꢀꢀꢀꢀꢀꢀ
忆阻器
[0027]2ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
振荡器
[0028]3ꢀꢀꢀꢀꢀꢀꢀꢀꢀ
真随机数发生器
[0029]31
ꢀꢀꢀꢀꢀꢀꢀꢀ
输出单元
[0030]32
ꢀꢀꢀꢀꢀꢀꢀꢀ
异或单元
具体实施方式
[0031]以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
[0032]需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构
想，遂图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0033]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行详细描述。
[0034]请参阅图1，显示为本申请实施例所述的基于忆阻器的反相器结构的电路结构图。如图1所示，本实施例所述的基于忆阻器的反相器结构1，包括：PMOS单元11、NMOS单元12和忆阻器13。
[0035]所述忆阻器13串联于所述PMOS单元11和所述NMOS单元12之间。
[0036]所述PMOS单元11、所述NMOS单元12和所述忆阻器13构成反相器结构，其中，所述忆阻器13与所述PMOS单元11的连接点作为反向输出端。
[0037]于一实施例中，所述PMOS单元包括PMOS管，所述NMOS单元包括NMOS管。
[0038]所述PMOS管的栅极与所述NMOS管的栅极连接，连接点作为反向输入端。
[0039]所述忆阻器的一端与所述PMOS管的漏极连接，连接点作为所述反向输出端；所述忆阻器的另一端与所述NMOS管的漏极连接。
[0040]于一实施例中，所述本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种基于忆阻器的反相器结构，其特征在于，所述反相器结构包括：PMOS单元和NMOS单元；忆阻器，所述忆阻器串联于所述PMOS单元和所述NMOS单元之间；所述PMOS单元、所述NMOS单元和所述忆阻器构成反相器结构，其中，所述忆阻器与所述PMOS单元的连接点作为反向输出端。2.根据权利要求1所述的反相器结构，其特征在于：所述PMOS单元包括PMOS管，所述NMOS单元包括NMOS管；所述PMOS管的栅极与所述NMOS管的栅极连接，连接点作为反向输入端；所述忆阻器的一端与所述PMOS管的漏极连接，连接点作为所述反向输出端；所述忆阻器的另一端与所述NMOS管的漏极连接。3.根据权利要求1所述的反相器结构，其特征在于：所述忆阻器包括高阻态的ReRAM单元。4.根据权利要求3所述的反相器结构，其特征在于：所述ReRAM单元为1T1R结构，包括一个晶体管和一个电阻；在1T1R结构下，所述ReRAM单元连接所述PMOS单元，用以等效为一个串有高...
【专利技术属性】
技术研发人员：鹿益铭，
申请(专利权)人：昕原半导体杭州有限公司昕原半导体深圳有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。