功率晶体管装置制造方法及图纸

本发明专利技术公开一种功率晶体管装置，其包含LDMOS晶体管元件和控制电路。LDMOS晶体管元件包含漏极端、源极端、栅极端和场板。控制电路施加于场板上的场板控制电压相关施加于栅极端的栅极控制电压：当LDMOS晶体管元件因应具致能电位的栅极控制电压在强反转区内运作时，施加于场板上的场板控制电压可提升扩散漂移区域内导通电流，并降低导通电阻的值；当LDMOS晶体管元件因应具除能电位的栅极控制电压在截止区内运作时，施加于场板上的场板控制电压可增加扩散漂移区域内导通电阻和击穿电压的值。增加扩散漂移区域内导通电阻和击穿电压的值。增加扩散漂移区域内导通电阻和击穿电压的值。

【技术实现步骤摘要】
功率晶体管装置


[0001]本专利技术涉及一种功率晶体管装置，尤其是涉及一种可在高电压环境下运作时同时满足低导通电阻和高击穿电压要求的功率晶体管装置。

技术介绍

[0002]双扩散金属氧化物半导体(double
‑
diffused MOS,DMOS)晶体管是一种具有高压处理能力的功率元件，常见的结构包含垂直双扩散金属氧化物半导体(vertical double
‑
diffused MOS,VDMOS)与横向双扩散金属氧化物半导体(lateral double
‑
diffused MOS,LDMOS)晶体管元件。其中LDMOS晶体管具有较高的操作频宽与操作效率，以及容易与其他集成电路整合的平面结构，现已广泛地应用于高电压操作环境中，如中央处理器电源供应(CPU power supply)、电源管理系统(power management system)、直流/交流转换器(AC/DC converter)以及高功率或高频段的功率放大器等等。LDMOS晶体管元件主要的特征为具有一低掺杂浓度、大面积的横向扩散漂移区域，其目的在于缓和源极端与漏极端之间的高电压。横向扩散漂移区域的掺杂浓度与长度会影响LDMOS晶体管元件的击穿电压(breakdown voltage,BV)与导通电阻(ON
‑
resistance,R
ON
)。
[0003]由于LDMOS晶体管元件所追求的两个主要特性为低导通电阻及高击穿电压，而这两个要求常常是彼此冲突难以权衡的。因此需要一种可在高电压环境下正常运作，且同时满足低导通电阻以及高击穿电压两个要求的解决途径。

技术实现思路

[0004]本专利技术提供一种功率晶体管装置，其包含一LDMOS晶体管元件和一控制电路。该LDMOS晶体管元件包含耦接于一第一偏压的一第一端、耦接于一第二偏压的一第二端、耦接于一栅极控制电压的一栅极端，以及耦接于一场板控制电压的一场板。该控制电路依据该栅极控制电压来提供该场板控制电压)，且包含一反向器、一第一晶体管和一第二晶体管。该反向器用来对该栅极控制电压执行一反向运作以产生一反向栅极控制电压，其第一端耦接于该栅极控制电压，而其第二端用来输出该反向栅极控制电压。该第一晶体管包含耦接于一第三偏压的一第一端、耦接于该场板的一第二端，以及耦接于该栅极控制电压的一控制端。该第二晶体管包含耦接于该场板的一第一端，耦接于一第四偏压的一第二端，以及耦接于该反向器的该第二端以接收该反向栅极控制电压的一控制端。
附图说明
[0005]图1为本专利技术实施例中一种功率晶体管装置的示意图；
[0006]图2为本专利技术实施例功率晶体管装置中LDMOS晶体管元件实作方式的示意图；
[0007]图3为本专利技术实施例功率晶体管装置中LDMOS晶体管元件实作方式的示意图；
[0008]图4为本专利技术实施例功率晶体管装置中LDMOS晶体管元件实作方式的示意图；
[0009]图5为本专利技术实施例功率晶体管装置中LDMOS晶体管元件实作方式的示意图；
[0010]图6为本专利技术实施例功率晶体管装置中LDMOS晶体管元件实作方式的示意图。
[0011]主要元件符号说明
[0012]10：LDMOS晶体管元件
[0013]20：控制电路
[0014]22：反向器
[0015]30：P型半导体基板
[0016]32：P型掺杂区
[0017]34：N型掺杂区
[0018]36：N型掺杂区
[0019]38：层间介电层
[0020]42：P型阱
[0021]44：N型阱
[0022]46：栅极介电层
[0023]48：场氧化层
[0024]52：STI层
[0025]54：接触孔蚀刻停止层
[0026]100：功率晶体管装置
[0027]D：漏极端
[0028]S：源极端
[0029]G：栅极端
[0030]FP：场板
[0031]T1
‑
T4：晶体管
[0032]V
G
：栅极控制电压
[0033]V
G
’
：反向栅极控制电压
[0034]V
F
：场板控制电压
[0035]Vsupply、Vdd、GND、V
F
+、V
F
‑
：偏压
具体实施方式
[0036]图1为本专利技术实施例中一种功率晶体管装置100的示意图。功率晶体管装置100包含一LDMOS晶体管元件10和一控制电路20。LDMOS晶体管元件10包含一漏极端D、一源极端S、一栅极端G，以及一场板(field plate)FP，其中漏极端D耦接于一第一偏压(例如正电压Vsupply)、源极端S耦接于一第二偏压(例如接地电位GND)、栅极端G耦接于一栅极控制电压V
G
，而场板FP耦接于一场板控制电压V
F
。为了说明目的，图1所示的LDMOS晶体管元件10为N型晶体管，但不限定本专利技术的范畴。
[0037]控制电路20包含一第一晶体管T1、一第二晶体管T2，以及一反向器22，可在一输入端接收栅极控制电压V
G
，再依据栅极控制电压V
G
于一输出端提供场板控制电压V
F
。反向器22的输入端耦接于栅极控制电压V
G
，可对栅极控制电压V
G
执行反向运作，再于其输出端提供一反向栅极控制电压V
G
’
。第一晶体管T1的第一端耦接于一第三偏压(例如一正偏压V
F
+)，第二端耦接于场板FP，而控制端耦接于栅极控制电压V
G
。第二晶体管T2的第一端耦接于场板FP，
第二端耦接于一第四偏压(例如一负偏压V
F
‑
)，而控制端耦接于反向器22的输出端以接收反向栅极控制电压V
G
’
。
[0038]在本专利技术实施例中，第一晶体管T1的掺杂类型和第二晶体管T2的掺杂类型相同。更详细地说，当栅极控制电压V
G
对第一晶体管T1和第二晶体管T2来说具致能电位时，反向栅极控制电压V
G
’
对第一晶体管T1和第二晶体管T2来说具除能电位，因此当栅极控制电压V
G
具特定电位时，第一晶体管T1和第二晶体管T2中会有一晶体管被导通，而另一晶体管会被截止。为了说明目的，图1所示的第一晶体管T1和第二晶体管T2为N型晶体管，但不限定本专利技术的范畴。
[0039]在本专利技术一实施例中，反向器22包含一第三晶体管T3和一第四晶体管T4，其中第三晶体管T3的掺杂类型相异于第四晶体管T4的掺杂类型。第三晶体管T3的第一端耦接于一第五偏压(例如一正偏压Vdd)，其第二本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率晶体管装置，其包含：横向双扩散金属氧化物半导体(lateral double
‑
diffused MOS,LDMOS)晶体管元件，其包含：第一端，耦接于第一偏压；第二端，耦接于第二偏压；栅极端，耦接于栅极控制电压；以及场板，耦接于场板控制电压；以及控制电路，其依据该栅极控制电压来提供该场板控制电压，且包含：反向器，用来对该栅极控制电压执行反向运作以产生反向栅极控制电压，其包含：第一端，耦接于该栅极控制电压；以及第二端，用来输出该反向栅极控制电压；第一晶体管，其包含：第一端，耦接于第三偏压；一第二端，耦接于该场板；以及控制端，耦接于该栅极控制电压；以及第二晶体管，其包含：第一端，耦接于该场板；第二端，耦接于第四偏压；以及控制端，耦接于该反向器的该第二端以接收该反向栅极控制电压。2.如权利要求1所述的功率晶体管装置，其中该第一晶体管的掺杂类型和该第二晶体管的掺杂类型相同。3.如权利要求1所述的功率晶体管装置，其中该反向器包含：第三晶体管，其包含：第一端，耦接于第五偏压；第二端，耦接于该第二晶体管的该控制端；以及控制端，耦接于该栅极控制电压；第四晶体管，其包含：第一端，耦接于该第二晶体管的该控制端；第二端，耦接于第六偏压；以及控制端，耦接于该栅极控制电压。4.如权利要求3所述的功率晶体管装置，其中该第三...

【专利技术属性】
技术研发人员：陈明新，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：