一种PUF电路结构及存储介质制造技术

本发明专利技术提供一种PUF电路结构及存储介质至少包括：第一控制模块通过接收第一驱动信号输出对应的控制信号；第二控制模块通过接收第二驱动信号输出对应的控制信号；第一存储模块与第二存储模块基于第一控制模块输出的控制信号生成对应的表征信息；第三存储模块与第四存储模块基于第二控制模块输出的控制信号生成对应的表征信息；锁存模块通过对表征信息进行监测、锁存以及解除锁存的操作，使PUF电路结构实现数据的物理随机。通过锁存模块对第一存储模块、第二存储模块、第三存储模块及第四存储模块的表征信息进行监测、锁存以及解除锁存的操作，实现了数据的物理随机，增强了存储的安全性，极大提高了数据吞吐速率。结构简单，便于扩展。扩展。扩展。

【技术实现步骤摘要】
一种PUF电路结构及存储介质


[0001]本专利技术涉及计算机及集成电路设计与应用
，特别是涉及一种PUF电路结构及存储介质。

技术介绍

[0002]物理不可克隆功能(physically unclonable functions，简称PUF)是一种硬件安全技术，它利用固有的设备变化来对给定的输入产生不可克隆的唯一设备响应。PUF可以被认为类似于人类的生物识别—，即PUF是每一块硅的固有和唯一标识符。由于硅加工技术的不完善，所生产的每一块IC(integrated circuit，简称IC)在物理上都是不同的。在不同的集成电路之间，这些工艺变化表现为不同的路径延迟、晶体管阈值电压、电压增益和无数其他的方式。重要的是，虽然这些变化在不同的集成电路之间可能是随机的，但这些随机因素一旦被获取，它们又是确定的和能复用的。而PUF正是利用IC行为的这种内在差异，为每个IC生成一个唯一的加密密钥。但是现有的PUF技术多是采用伪随机的方式(即由算法生成的随机数)来设置，很难做到真正的物理随机。
[0003]应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的
技术介绍
部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现思路

[0004]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种PUF电路结构及存储介质，用于解决现有技术中PUF技术较难实现真正的物理随机的问题。
[0005]为实现上述目的及其他相关目的，本专利技术提供一种PUF电路结构，所述PUF电路结构至少包括：第一控制模块、第二控制模块、第一存储模块、第二存储模块、第三存储模块、第四存储模块及锁存模块，其中：
[0006]所述第一控制模块通过接收第一驱动信号输出对应的控制信号；所述第二控制模块通过接收第二驱动信号输出对应的控制信号；
[0007]所述第一存储模块的第一端与所述第一控制模块的第一输出端连接，所述第二存储模块的第一端与所述第一控制模块的第二输出端连接，所述第一存储模块与所述第二存储模块基于所述第一控制模块输出的控制信号生成对应的表征信息；
[0008]所述第三存储模块的第一端与所述第二控制模块的第一输出端连接，所述第四存储模块的第一端与所述第二控制模块的第二输出端连接，所述第三存储模块与所述第四存储模块基于所述第二控制模块输出的控制信号生成对应的表征信息；
[0009]所述锁存模块连接于所述第一存储模块的第二端、所述第二存储模块的第二端与所述第三存储模块的第二端、所述第四存储模块的第二端之间，通过对所述第一存储模块、所述第二存储模块、所述第三存储模块及所述第四存储模块中的表征信息进行监测、锁存以及解除锁存的操作，使所述PUF电路结构实现数据的物理随机。
[0010]可选地，所述第一存储模块包括第一存储器；所述第二存储模块包括第二存储器；所述第三存储模块包括第三存储器；所述第四存储模块包括第四存储器。
[0011]可选地，所述第一存储器、所述第二存储器、所述第三存储器及所述第四存储器均包括：铁电存储器、相变存储器、磁存储器、阻变存储器。
[0012]可选地，所述第一控制模块包括第一NMOS功率管及第二NMOS功率管，其中，所述第一NMOS功率管的源极与所述第一驱动信号连接，所述第一NMOS功率管的漏极与所述第一存储模块的第一端连接；所述第二NMOS功率管的源极与所述第一NMOS功率管的源极连接，所述第二NMOS功率管的栅极与所述第一NMOS功率管的栅极连接，所述第二NMOS功率管的漏极与所述第二存储模块的第一端连接。
[0013]可选地，所述第二控制模块包括第三NMOS功率管及第四NMOS功率管，其中，所述第三NMOS功率管的源极与所述第二驱动信号连接，所述第三NMOS功率管的漏极与所述第三存储模块的第一端连接；所述第四NMOS功率管的源极与所述第三NMOS功率管的源极连接，所述第四NMOS功率管的栅极与所述第三NMOS功率管的栅极连接，所述第四NMOS功率管的漏极与所述第四存储模块的第一端连接。
[0014]可选地，所述锁存模块包括：第一锁存单元、第二锁存单元及复位单元，其中：所述第一锁存单元的输入端与所述第一存储模块的第二端连接，所述第一锁存单元的输出端与所述第二存储模块的第二端连接；所述复位单元与所述第一锁存单元并联；所述第二锁存单元的输入端与所述第四存储模块的第二端连接，所述第二锁存单元的输出端与所述第三存储模块的第二端连接。
[0015]可选地，所述第一锁存单元包括第一非门；所述第二锁存单元包括第二非门；所述复位单元包括复位开关。
[0016]为实现上述目的及其他相关目的，本专利技术提供一种存储介质，所述存储介质包括：至少一个所述PUF电路结构，用于进行加密存储。
[0017]如上所述，本专利技术的一种PUF电路结构及存储介质，具有以下有益效果：
[0018]1)本专利技术的PUF电路结构及存储介质，通过锁存模块对第一存储模块、第二存储模块、第三存储模块及第四存储模块的表征信息进行监测、锁存以及解除锁存的操作，实现了数据的物理随机，增强了存储的安全性，极大提高了数据吞吐速率。
[0019]2)本专利技术的PUF电路结构及存储介质，结构简单，便于扩展。
附图说明
[0020]图1显示为本专利技术的PUF电路结构的示意图。
[0021]附图标记说明
[0022]1ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
PUF电路结构
[0023]11
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一控制模块
[0024]12
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二控制模块
[0025]13
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一存储模块
[0026]14
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二存储模块
[0027]15
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三存储模块
[0028]16
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第四存储模块
[0029]17
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
锁存模块
[0030]171
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一锁存单元
[0031]172
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二锁存单元
[0032]173
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
复位单元
具体实施方式
[0033]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PUF电路结构，其特征在于，所述PUF电路结构至少包括：第一控制模块、第二控制模块、第一存储模块、第二存储模块、第三存储模块、第四存储模块及锁存模块，其中：所述第一控制模块通过接收第一驱动信号输出对应的控制信号；所述第二控制模块通过接收第二驱动信号输出对应的控制信号；所述第一存储模块的第一端与所述第一控制模块的第一输出端连接，所述第二存储模块的第一端与所述第一控制模块的第二输出端连接，所述第一存储模块与所述第二存储模块基于所述第一控制模块输出的控制信号生成对应的表征信息；所述第三存储模块的第一端与所述第二控制模块的第一输出端连接，所述第四存储模块的第一端与所述第二控制模块的第二输出端连接，所述第三存储模块与所述第四存储模块基于所述第二控制模块输出的控制信号生成对应的表征信息；所述锁存模块连接于所述第一存储模块的第二端、所述第二存储模块的第二端与所述第三存储模块的第二端、所述第四存储模块的第二端之间，通过对所述第一存储模块、所述第二存储模块、所述第三存储模块及所述第四存储模块中的表征信息进行监测、锁存以及解除锁存的操作，使所述PUF电路结构实现数据的物理随机。2.根据权利要求1所述的PUF电路结构，其特征在于：所述第一存储模块包括第一存储器；所述第二存储模块包括第二存储器；所述第三存储模块包括第三存储器；所述第四存储模块包括第四存储器。3.根据权利要求2所述的PUF电路结构，其特征在于：所述第一存储器、所述第二存储器、所述第三存储器及所述第四存储器均包括：铁电存储器、相变存储器、磁存储器、阻变存储器。4.根据权利要求1所述的PUF电路结构，其特征在于：所述第一控制模块包括第一NMOS功率管...

【专利技术属性】
技术研发人员：周旭东，高夫，
申请(专利权)人：昕原半导体杭州有限公司昕原半导体深圳有限公司，
类型：发明
国别省市：