RRAM器件的制备方法技术

本发明专利技术提供一种RRAM器件的制备方法，采用低功率的IBE刻蚀，可有效简化工艺流程，有效去除侧壁BE造成的沾污，无需进行药液清洗步骤，可避免材料侧掏的现象，且低功率步骤对TE损伤较小，进一步的通过调整刻蚀过程中基底的倾斜角度，还可加强对侧壁的清理能力，从而提供一种低成本、高质量、高性能的RRAM器件的制备方法。法。法。

【技术实现步骤摘要】
RRAM器件的制备方法


[0001]本专利技术属于半导体制造
，涉及一种RRAM器件的制备方法。

技术介绍

[0002]阻变式随机存取存储器(Resistive Random Access Memory，RRAM)是一种利用材料的可变电阻特性来存储信息的非易失性(Non
‑
volatile)存储器，具有功耗低、密度高、读写速度快、耐久性好等优点。
[0003]RRAM的基本存储单元为忆阻器，忆阻器主要由下电极、阻变层和上电极组成，其工作原理是：当施加正电压在两个电极之间时，阻变层内会形成导电细丝(Filament)，呈现低阻态，定义为二进制数据“1”；而当产生一个反向电流(RESET current)在两个电极之间时，阻变层内的导电细丝会断裂呈现高阻态，定义为二进制数据“0”，这种可变的电阻特性在效果上实现了RRAM
‘0’
和
‘1’
的切换，即可实现非挥发性存储器功能。
[0004]目前RRAM中的忆阻器的制备工艺流程一般为：首先进行薄膜沉积制备下电极(BE)、阻变层及上电极(TE)；接着通过光刻及刻蚀图形化TE及阻变层；而后进行薄膜沉积制备TE保护层；最后再进行刻蚀图形化TE保护层及BE。其中，通过TE保护层可防止刻蚀BE时金属反溅在TE的侧壁，以避免金属反溅对电性能造成的影响，因此该方案流程较复杂，成本较高，且工艺窗口较小，另外，由于刻蚀后需要搭配药液清洗的步骤，清洗药液也容易造成对RRAM中的材料层如ALN的侧掏。
[0005]因此，提供一种高质量、高性能的RRAM器件的制备方法，实属必要。

技术实现思路

[0006]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种RRAM器件的制备方法，用于解决现有技术中RRAM器件的制备流程复杂、成本高、工艺窗口小、质量低及性能差的问题。
[0007]为实现上述目的及其他相关目的，本专利技术提供一种RRAM器件的制备方法，包括以下步骤：
[0008]提供基底；
[0009]于所述基底上形成自下而上堆叠的下电极、阻变层、上电极及钝化层；
[0010]图形化所述钝化层及所述上电极，且预留部分所述上电极；
[0011]采用IBE刻蚀预留的所述上电极、所述阻变层及所述下电极显露所述基底。
[0012]可选地，在进行所述IBE刻蚀时所使用的刻蚀功率范围为50W～300W。
[0013]可选地，在进行所述IBE刻蚀时包括第一IBE刻蚀及第二IBE刻蚀的步骤，且所述第一IBE刻蚀的刻蚀功率大于所述第二IBE刻蚀的刻蚀功率，其中，所述第二IBE刻蚀的刻蚀功率范围为50W～300W。
[0014]可选地，预留的所述上电极的厚度为所述上电极总厚度的30％～45％。
[0015]可选地，图形化所述钝化层及所述上电极的方法包括光刻及刻蚀的步骤，其中，刻
蚀方法包括RIE刻蚀法。
[0016]可选地，在进行IBE刻蚀时还包括对所述基底进行倾斜设置的步骤。
[0017]可选地，倾斜角的范围为
‑
20
°
～
‑
70
°
。
[0018]可选地，所述基底包括形成有CMOS单元的基底，且所述CMOS单元与所述下电极电连接构成1T1R结构。
[0019]可选地，所述基底包括形成有二极管的基底，且所述二极管与所述下电极电连接构成1D1R结构。
[0020]可选地，所述下电极包括氮化钛层、钨金属层、铂金属层、金金属层、钌金属层中的一种或组合；所述阻变层包括氧化铝层、氧化钛层、氧化锌层、氧化镍层、氧化铪层、氧化锆层中的一种或组合；所述上电极包括氮化钛层、氮化铝层、钛金属层、钽金属层、铝金属层、镍金属层中的一种或组合。
[0021]如上所述，本专利技术的RRAM器件的制备方法，采用低功率的IBE刻蚀，可有效简化工艺流程，有效去除侧壁BE造成的沾污，无需进行药液清洗步骤，可避免材料侧掏的现象，且低功率步骤对TE损伤较小，进一步的通过调整刻蚀过程中基底的倾斜角度，还可加强对侧壁的清理能力，从而提供一种低成本、高质量、高性能的RRAM器件的制备方法。
附图说明
[0022]图1a～图1d显示为本专利技术对比例中RRAM器件制备过程中的结构示意图。
[0023]图2显示为本专利技术实施例中RRAM器件的制备工艺流程示意图。
[0024]图3显示为本专利技术实施例中形成钝化层后的结构示意图。
[0025]图4显示为本专利技术实施例中图形化钝化层及上电极后的结构示意图。
[0026]图5显示为本专利技术实施例中采用IBE刻蚀后的结构示意图。
[0027]图6a～图6c显示为本专利技术实施例中采用IBE进行刻蚀时离子束与晶片的三种倾斜状态示意图。
[0028]图7显示为本专利技术实施例中采用不同工艺条件的IBE进行刻蚀后获得的SEM图。
[0029]元件标号说明
[0030]100
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
基底
[0031]101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属层
[0032]102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一介电层
[0033]103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二介电层
[0034]200
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
忆阻器
[0035]201
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一下电极层
[0036]202
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二下电极层
[0037]203
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
阻变层
[0038]204
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一上电极层
[0039]205
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二上电极层
[0040]300
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
钝化层
[0041]400
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
TE保护层
[0042]401
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一保护层
[0043]402
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二保护层
[0044]500
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
晶片
[0045]600
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
静电吸盘
[0046]700
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
离子束
具体实施方式
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种RRAM器件的制备方法，其特征在于，包括以下步骤：提供基底；于所述基底上形成自下而上堆叠的下电极、阻变层、上电极及钝化层；图形化所述钝化层及所述上电极，且预留部分所述上电极；采用IBE刻蚀预留的所述上电极、所述阻变层及所述下电极显露所述基底。2.根据权利要求1所述的RRAM器件的制备方法，其特征在于：在进行所述IBE刻蚀时所使用的刻蚀功率范围为50W～300W。3.根据权利要求1所述的RRAM器件的制备方法，其特征在于：在进行所述IBE刻蚀时包括第一IBE刻蚀及第二IBE刻蚀的步骤，且所述第一IBE刻蚀的刻蚀功率大于所述第二IBE刻蚀的刻蚀功率，其中，所述第二IBE刻蚀的刻蚀功率范围为50W～300W。4.根据权利要求1所述的RRAM器件的制备方法，其特征在于：预留的所述上电极的厚度为所述上电极总厚度的30％～45％。5.根据权利要求1所述的RRAM器件的制备方法，其特征在于：图形化所述钝化层及所述上电极的方法包括光刻及刻蚀的步骤，其中，刻蚀方法包括RIE刻蚀法。6.根据权利要求1所述的RR...

【专利技术属性】
技术研发人员：崔凯，乔夫龙，赵刘明，张适杰，何兆兴，
申请(专利权)人：昕原半导体杭州有限公司昕原半导体深圳有限公司，
类型：发明
国别省市：