【技术实现步骤摘要】
功率器件及其制造方法、功率模块和电子设备
[0001]本专利技术涉及半导体器件
,尤其是涉及一种功率器件及其制造方法、功率模块和电子设备。
技术介绍
[0002]相关技术中,半导体领域中的功率器件可应用于大功率领域。例如,绝缘栅双极型晶体管(Insulated
‑
Gate Bipolar Transistor,IGBT)是一种常见的金属氧化物半导体(metal
‑
oxide semiconductor,MOS)功率器件,因其输入阻抗高、控制功率小、易于驱动、开关频率高、导通电流大、导通损耗小等显著优点,广泛应用于高压大电流等大功率领域。在功率器件应用于大功率领域时,需要具有一定的耐高压能力。以MOS功率器件为例,MOS功率器件的承受耐压的结构主要分为两部分,即元胞结构和终端结构。目前常用的元胞结构包括平面栅型元胞和沟槽栅型元胞,而终端结构主要采用场板场环型终端。
[0003]然而,在制造加工过程中或在长期恶劣环境下的使用过程中,MOS功率器件容易引入大量的可移动电荷,场板场环型终端无法完全屏蔽MOS功率器件的衬底表面氧化层界面的移动电荷对表面电场的影响。随着移动电荷的数量增加或积累到一定程度,造成MOS功率器件的耐压能力下降或退化,影响MOS功率器件的长期的耐压可靠性和耐压稳定性。
技术实现思路
[0004]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此,本专利技术的一个目的在于提出一种功率器件,该功率器件能够降低表面电荷对表面电场的影响,耐 ...
【技术保护点】
【技术特征摘要】 【专利技术属性】
1.一种功率器件,其特征在于,包括:元胞结构;以及终端结构,所述终端结构位于所述元胞结构的边缘,所述终端结构与所述元胞结构共用第一导电类型的衬底层,所述终端结构包括场板,所述场板位于所述衬底层的上表面上,且所述场板为具有弱导电性的掺杂层。2.根据权利要求1所述的功率器件,其特征在于,所述掺杂层的电阻率为ρ,其中,所述ρ满足:第一阈值≤ρ≤第二阈值,其中,所述第一阈值小于所述第二阈值。3.根据权利要求2所述的功率器件,其特征在于,所述第一阈值为107Ω
·
cm;和/或所述第二阈值为10
13
Ω
·
cm。4.根据权利要求3所述的功率器件,其特征在于,所述具有弱导电性的掺杂层为掺杂的金刚石层、掺杂的非晶硅层或掺杂的碳化硅层。5.根据权利要求1所述的功率器件,其特征在在于,所述掺杂层中的掺杂元素包括硼、氮、氧和氢中的至少一种。6.根据权利要求5所述的功率器件,其特征在于,所述掺杂层的厚度为t1,其中,所述t1满足:1000A≤t1≤5000A。7.根据权利要求1所述的功率器件,其特征在于,所述元胞结构包括多个依次连接的元胞,每个所述元胞和所述终端结构还共用绝缘介质层,所述绝缘介质层位于所述衬底层的上表面,所述掺杂层位于所述绝缘介质层的上表面;每个所述元胞还包括第一导电类型的源区和源极电极,其中,所述源区位于所述衬底层的上表面处且形成于所述衬底层中,所述源极电极与所述源区接触,位于边缘位置的元胞的所述源极电极与所述掺杂层接触。8.根据权利要求7所述的功率器件,其特征在于,所述终端结构还包括:第二导电类型的至少一个终端环区,所述终端环区从所述衬底层的上表面向下延伸到所述衬底层的内部。9.根据权利要求8所述的功率器件,其特征在于,所述终端环区的数量为多个,多个所述终端环区间隔设置,相邻的两个终端环区之间的间距为D,其中,D的取值满足50μm≤D≤100μm。10.根据权利要求8所述的功率器件,其特征在于,所述终端结构还包括:第二导电类型的终端结扩散区,至少一个所述终端环区靠近边缘位置的所述元胞的所述源区设置且位于所述源区与所述终端结扩散区之间,所述终端结扩散区与其中一个所述终端环区接触。11.根据权利要求8所述的功率器件,其特征在于,所述终端环区的掺杂浓度为c1,所述终端环区的结深为d1,其中,c1和d1分别满足:1
×
10
17
㎝
‑3≤c1≤1
×
10
19
㎝
‑3,6≤d1≤8um。12.根据权利要求10所述的功率器件,其特征在于,所述终端结扩散区的掺杂浓度为c2,所述终端结扩散区的结深为d2,所述终端结扩散区的长度为L,其中,c2、d2和L分别满足:1
×
10
17
㎝
‑3≤c2≤1
×
10
19
㎝
‑3,2≤d2≤4um,50≤L≤200um。13.根据权利要求7
‑
12中任一项所述的功率器件,其特征在于,每个所述元胞还包括栅
极电极,所述栅极电极位于所述衬底层的上表面;以及每个所述元胞和所述终端结构还共用第二导电类型的集电区,所述第二导电类型的集电区位于所述衬底层的下表面。14.根据权利要求7
技术研发人员:秦博,吴海平,赵丹,
申请(专利权)人:比亚迪半导体股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。