本申请公开一种逐次逼近模数转换器及芯片，包括：过采样率计数电路和移位电路；其中，所述过采样率计数电路基于寄存器配置的模数转换序列长度值以计数的方式计算过采样率，所述移位电路用于对模数转换后的数字信号进行求和移位处理。本申请实现对逐次逼近模数转换器原始转换数据的过采样移位功能，使得过采样过程完全硬件化，无需等待上层软件执行过采样，减少对中央处理器的资源占用，降低中央处理器运算负载，提高过采样移位效率。提高过采样移位效率。提高过采样移位效率。
【技术实现步骤摘要】
一种逐次逼近模数转换器及芯片
[0001]本申请涉及模数转换器领域，具体涉及一种逐次逼近模数转化器及芯片。
技术介绍
[0002]采用逐次逼近方式的模拟数字转换器（SAR ADC），常用于低功耗、结构简单、中低速高精度的场景中，可以实时对模拟信号进行多通道采样，并转换成数字信号供中央处理器读取。目前常用的过采样处理中，通常是在逐次逼近模拟数字转换器（SAR ADC）进行模拟数字转换后的数据由中央处理器读取后，由上层软件算法对每次采样后的数据进行处理。这种过采样处理方式，在大型SOC芯片中，由于中央处理器负载较大，可能会存在不能及时在软件层面上进行算法处理的情况，或者，可能会存在中央处理器被长时间占用以处理逐次逼近模拟数字转换器（SAR ADC）模拟数字转换后的数据的情况，影响数据过采样处理处理效率或过度占用中央处理器的运行内存。
技术实现思路
[0003]本申请提供了一种逐次逼近模数转换器及芯片，具体技术方案如下：一种逐次逼近模数转换器，包括：过采样率计数电路和移位电路；其中，所述过采样率计数电路基于寄存器配置的模数转换序列长度值以计数的方式计算过采样率，所述移位电路用于对模数转换后的数字信号进行求和移位处理。
[0004]进一步地，所述过采样处理电路包括：第一计数器、第二触发器、第三计数器和第四触发器；其中，第一计数器用于接收预配置的模数转换序列长度值，对模数转换器转换序列长度进行计数以获取第一计数值，并将第一计数值传输至第二触发器；第二触发器用于接收模数转换标志信号和第一计数值，并根据模数转换标志信号和第一计数值输出过采样结束时刻脉冲信号至第三计数器；第三计数器用于接收过采样结束时刻脉冲信号，并在过采样结束时刻脉冲信号处于低电平时进行计数以获取第二计数值，并将第二计数值传输至第四触发器；第四触发器用于接收第二计数值，并根据第二计数值是否与预设过采样次数阈值相等对应的输出过采样结束标志信号。
[0005]进一步地，所述移位电路包括：第五累加器、第六触发器和第七移位寄存器；其中，第五累加器用于接收模数转换后的数字信号，并对接收的模数转换后的数字信号进行累加求和处理，以获取累加数字信号并传输至第六触发器；第六触发器用于接收第五累计器传输的累加数字信号，并从接收的累加数字信号中筛选出最终累加数字信号，将最终累加数字信号传输至第七移位寄存器；第七移位寄存器用于接收预先配置位宽和第六触发器传输的最终累加数字信号，根据预先配置位宽对最终累加数字信号进行移位处理，输出移位处理后的最终累加数字信号至对应的数据寄存器中存储，以供中央处理器读取。
[0006]进一步地，所述第一计数器、第二触发器、第三计数器、第四触发器、第五累加器、第六触发器和第七移位寄存器分别接收模数转换器工作时钟信号、过采样使能信号和复位信号；其中，所述模数转换器工作时钟信号用于统一第一计数器、第二触发器、第三计数器、
第四触发器、第五累加器、第六触发器和第七移位寄存器的采样时刻点；所述过采样使能信号用于指示过采样功能的开启或关闭；所述复位信号用于控制复位功能的开启或关闭。
[0007]进一步地，所述第一计数器还用于接收第四触发器输出的过采样结束标志信号；当过采样使能信号处于高电平状态、过采样结束标志信号处于高电平状态且第一计数值等于预配置的模数转换序列长度值时，则第一计数器将第一计数值归零。
[0008]进一步地，所述第二触发器还用于接收第四触发器输出的过采样结束标志信号；当模数转换标志信号处于低电平状态时，第二触发器输出的过采样结束时刻脉冲信号处于低电平状态；当模数转换标志信号处于高电平状态时，若第一计数值等于预配置的模数转换序列长度值且过采样结束标志信号处于高电平状态，则第二触发器输出的过采样结束时刻脉冲信号处于高电平状态，否则，若第一计数值与预配置的模数转换序列长度值不相等和/或过采样结束标志信号处于低电平状态，第二触发器输出的过采样结束时刻脉冲信号维持上一次输出时所处的电平状态。
[0009]进一步地，所述第三计数器还用于接收第一采样结束标志信号，且所述第三计数器还用于接收其自身输出的第二计数值；所述第一采样结束标志信号用于指示捕获模拟电路采样结束时刻信号的上升沿；当第一采样结束标志信号处于高电平状态且过采样使能信号处于高电平状态时，判断当前第二计数值是否等于预设过采样次数阈值与数字1的和值，若是，则第三计数器将当前第二计数值归零，若否，则第三计数器在过采样结束时刻脉冲信号处于低电平时进行计数。
[0010]进一步地，所述第四触发器还用于接收第一采样结束标志信号；当第一采样结束标志信号处于高电平状态且过采样使能信号处于高电平状态时，判断当前第二计数值是否等于预设过采样次数阈值，若是，则第四触发器输出的过采样结束标志信号为高电平状态，若否，则第四触发器输出的过采样结束标志信号为低电平状态，在过采样结束时刻脉冲信号处于高电平时输出与上一时刻相同的第二计数值。
[0011]进一步地，所述第五累加器对接收的模数转换后的数字信号进行累加求和计算的次数等于预设过采样次数阈值。
[0012]进一步地，所述第五累加器还用于接收第二计数值和第一采样结束标志信号；当第一采样结束标志信号处于高电平状态，且第二计数值等于预设过采样次数阈值与数字1的和值时，第五累加器输出的累加数字信号等于接收的模数转换后的数字信号。
[0013]进一步地，所述第六触发器还用于接收第二计数值和第一采样结束标志信号；当第一采样结束标志信号处于低电平状态，且第二计数值等于预设过采样次数阈值与数字1的和值时，第六触发器将此时刻点接收的累加数字信号筛选为最终累加数字信号。
[0014]进一步地，所述预先配置位宽小于或等于以数字2为底预设过采样次数阈值与数字1的和值的对数。
[0015]本申请还公开一种芯片，所述芯片内包括如前所述的逐次逼近模数转换器。
[0016]本申请所述的逐次逼近模数转换器，针对采用逐次逼近方式的模拟数字转换器的通道数量大/被采样目标数量大/采样条件变化大的问题，通过在逐次逼近模数转换器中设置过采样率计数电路和移位电路，使用多次采样求和移位的方式提高采样目标数据分辨率，将过采样算法硬件化，减少SOC芯片中针对数据过采样处理的负担，实现对采样数据进行数字放大的技术效果。
附图说明
[0017]图1为本申请一种实施例所述过采样率计数电路的信号流向示意图。
[0018]图2为本申请一种实施例所述移位电路的信号流向示意图。
[0019]图3为本申请一种实施例所述逐次逼近模数转换器的过采样转换状态示意图。
实施方式
[0020]下面结合附图对本专利技术的具体实施方式作进一步说明。以下实施方式中所涉及到的各模块均为逻辑电路单元，在实际应用中，一个逻辑电路单元可以是一个物理单元，也可以是一个物理单元的一部分，还可以以多个物理单元的组合实现。此外，为了突出本专利技术的创新部分，本专利技术实施方式中并没有将与解决本专利技术所提出的技术问题关系不太密切的单元引入，但这并不表明本发本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种逐次逼近模数转换器，其特征在于，所述逐次逼近模式转换器中包括过采样率计数电路和移位电路；其中，所述过采样率计数电路基于寄存器配置的模数转换序列长度值以计数的方式计算过采样率，所述移位电路用于对模数转换后的数字信号进行求和移位处理。2.根据权利要求1所述的逐次逼近模数转换器，其特征在于，所述过采样处理电路包括：第一计数器、第二触发器、第三计数器和第四触发器；其中，第一计数器用于接收预配置的模数转换序列长度值，对模数转换器转换序列长度进行计数以获取第一计数值，并将第一计数值传输至第二触发器；第二触发器用于接收模数转换标志信号和第一计数值，并根据模数转换标志信号和第一计数值输出过采样结束时刻脉冲信号至第三计数器；第三计数器用于接收过采样结束时刻脉冲信号，并在过采样结束时刻脉冲信号处于低电平时进行计数以获取第二计数值，并将第二计数值传输至第四触发器；第四触发器用于接收第二计数值，并根据第二计数值是否与预设过采样次数阈值相等对应的输出过采样结束标志信号。3.根据权利要求2所述的逐次逼近模数转换器，其特征在于，所述移位电路包括：第五累加器、第六触发器和第七移位寄存器；其中，第五累加器用于接收模数转换后的数字信号，并对接收的模数转换后的数字信号进行累加求和处理，以获取累加数字信号并传输至第六触发器；第六触发器用于接收第五累计器传输的累加数字信号，并从接收的累加数字信号中筛选出最终累加数字信号，将最终累加数字信号传输至第七移位寄存器；第七移位寄存器用于接收预先配置位宽和第六触发器传输的最终累加数字信号，根据预先配置位宽对最终累加数字信号进行移位处理，输出移位处理后的最终累加数字信号至对应的数据寄存器中存储，以供中央处理器读取。4.根据权利要求3所述的逐次逼近模数转换器，其特征在于，所述第一计数器、第二触发器、第三计数器、第四触发器、第五累加器、第六触发器和第七移位寄存器分别接收模数转换器工作时钟信号、过采样使能信号和复位信号；其中，所述模数转换器工作时钟信号用于统一第一计数器、第二触发器、第三计数器、第四触发器、第五累加器、第六触发器和第七移位寄存器的采样时刻点；所述过采样使能信号用于指示过采样功能的开启或关闭；所述复位信号用于控制复位功能的开启或关闭。5.根据权利要求4所述的逐次逼近模数转换器，其特征在于，所述第一计数器还用于接收第四触发器输出的过采样结束标志信号；当过采样使能信号处于高电平状态、过采样结束标志信号处于高电平状态且第一计数值等于预配置的模数转换序列长度值时，则第一计数器将第一计数值归零。6.根据权利要求5所述的逐次逼近模数转换器，其特征在于，所述第二触发器还用于接收第四触发器输出的过...
【专利技术属性】
技术研发人员：王莉莉，何再生，
申请(专利权)人：珠海一微半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。