具有加速比较机制的模拟至数字转换电路及方法技术

本申请涉及具有加速比较机制的模拟至数字转换电路及方法。一种具有加速比较机制的模拟至数字转换电路。正端及负端电容阵列接收正端及负端输入电压并输出正端及负端输出电压。第一比较器比较正端及负端输出电压产生第一比较结果。第二比较器根据参考电压比较正端及负端输出电压产生第二比较结果。控制电路在各切换阶段中根据第一比较结果切换正端及负端电容阵列的电容使能组合，并在正端及负端输出电压相等时输出数字码作为数字输出信号。控制电路根据第二比较结果，在正端及负端输出电压间之差值在与参考电压相关之预设范围外时运作于加速切换模式，并在差值在预设范围内时运作于正常切换模式。作于正常切换模式。作于正常切换模式。

【技术实现步骤摘要】
具有加速比较机制的模拟至数字转换电路及方法


[0001]本专利技术是关于模拟至数字转换技术，尤其是关于一种具有加速比较机制的模拟至数字转换电路及方法。

技术介绍

[0002]模拟至数字转换电路是将连续的模拟信号或者物理量(通常为电压)转换成数字信号的电路。模拟至数字转换电路可由多种不同的架构实现。其中，传统的数字斜率(digital slope)模拟至数字转换电路是以线性的方式，在取样输入信号后，借由使电容阵列中的电容逐步切换来对输入信号进行追踪。因此，如此架构的模拟至数字转换电路具有较慢的运作速度，而使整体耗费的时间过长。

技术实现思路

[0003]鉴于先前技术的问题，本专利技术之一目的在于提供一种具有加速比较机制的模拟至数字转换电路及方法，以改善先前技术。
[0004]本专利技术包括一种具有加速比较机制的模拟至数字转换(analog
‑
to
‑
digital conversion；ADC)电路，包括：正端电容阵列、负端电容阵列、第一比较器、第二比较器以及控制电路。正端电容阵列配置以接收正端输入电压并输出正端输出电压。负端电容阵列配置以接收负端输入电压并输出负端输出电压。第一比较器配置以比较正端输出电压以及负端输出电压以产生第一比较结果。第二比较器配置以根据参考电压比较正端输出电压以及负端输出电压以产生第二比较结果。控制电路配置以接收第一比较结果以及第二比较结果。其中控制电路在各多个切换阶段中根据第一比较结果以一组数字码切换正端电容阵列以及负端电容阵列的电容使能组合，并在正端输出电压以及负端输出电压相等时输出对应的该组数字码作为数字输出信号。控制电路根据第二比较结果，在正端输出电压以及负端输出电压间之差值在与参考电压相关之预设范围外时运作于加速切换模式，使正端电容阵列以及负端电容阵列以第一电容切换速度进行切换，并在差值在预设范围内时运作于正常切换模式，使正端电容阵列以及负端电容阵列以第二电容切换速度进行切换，其中第一电容切换速度大于第二电容切换速度。
[0005]本专利技术还包括一种具有加速比较机制的模拟至数字转换方法，包括：使正端电容阵列接收正端输入电压并输出正端输出电压；使负端电容阵列接收负端输入电压并输出负端输出电压；使第一比较器比较正端输出电压以及负端输出电压以产生第一比较结果；使第二比较器根据参考电压比较正端输出电压以及负端输出电压以产生第二比较结果；使控制电路接收第一比较结果，以在各多个切换阶段中根据第一比较结果以一组数字码切换正端电容阵列以及负端电容阵列的电容使能组合，并在正端输出电压以及负端输出电压相等时输出对应的该组数字码作为数字输出信号；以及使控制电路接收第二比较结果，以根据第二比较结果，在正端输出电压以及负端输出电压间之差值在与参考电压相关之预设范围外时运作于加速切换模式，使正端电容阵列以及负端电容阵列以第一电容切换速度进行切
换，并在差值在预设范围内时运作于正常切换模式，使正端电容阵列以及负端电容阵列以第二电容切换速度进行切换，其中第一电容切换速度大于第二电容切换速度。
[0006]有关本申请的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。
附图说明
[0007][图1]示出本专利技术之一实施例中，一种具有加速比较机制的模拟至数字转换电路的框图；
[0008][图2]示出本专利技术一实施例中，正端电容阵列更详细的电路图；
[0009][图3]示出本专利技术另一实施例中，正端电容阵列更详细的电路图；
[0010][图4]示出本专利技术一实施例中，正端输出电压以及负端输出电压随图1的模拟至数字转换电路的运作而变化的示意图；以及
[0011][图5]示出本专利技术一实施例中，一种具有加速比较机制的模拟至数字转换方法的流程图。
具体实施方式
[0012]本专利技术之一目的在于提供一种具有加速比较机制的模拟至数字转换电路及方法，根据不同的正端输出电压以及负端输出电压的差值，以不同的电容切换速度进行切换，既可在差值较大时加快运作速度，亦可在差值较小时维持精确度。
[0013]请参照图1。图1示出本专利技术之一实施例中，一种具有加速比较机制的模拟至数字转换电路100的框图。模拟至数字转换电路100包括：正端电容阵列110、负端电容阵列120、第一比较器130、第二比较器140以及控制电路150。
[0014]正端电容阵列110配置以接收正端输入电压Vip并输出正端输出电压Va。更详细的说，于一实施例中，正端电容阵列110通过开关Sip与模拟信号源连接以接收正端输入电压Vip，并在开关Sip与模拟信号源断开后，借由切换内部的电容使能组合产生正端输出电压Va。
[0015]负端电容阵列120配置以接收负端输入电压Vin并输出负端输出电压Vb。更详细的说，于一实施例中，负端电容阵列120通过开关Sin与模拟信号源连接以接收负端输入电压Vin，并在开关Sin与模拟信号源断开后，借由切换内部的电容使能组合产生负端输出电压Vb。
[0016]第一比较器130配置以比较正端输出电压Va以及负端输出电压Vb以产生第一比较结果CR1。
[0017]第二比较器140配置以根据参考电压Vr比较正端输出电压Va以及负端输出电压Vb以产生第二比较结果CR2。
[0018]控制电路150配置以接收第一比较结果CR1以及第二比较结果CR2，并据以控制正端电容阵列110以及负端电容阵列120进行电容使能组合的切换。
[0019]控制电路150在各多个切换阶段中根据第一比较器130产生的第一比较结果CR1，以一组数字码DC切换正端电容阵列110以及负端电容阵列120，以在正端输出电压Va以及负端输出电压Vb相等时输出对应的该组数字码作为数字输出信号DOUT。
[0020]更详细的说，正端电容阵列110以及负端电容阵列120中的电容在初始状态下均为
抑能。在接收正端输入电压Vip以及负端输入电压Vin后，控制电路150将持续根据第一比较结果CR1来调整数字码DC，以切换正端电容阵列110以及负端电容阵列120的电容使能组合。于一实施例中，数字码DC是在各切换阶段以温度计(thermometer)编码形式来切换正端电容阵列110以及负端电容阵列120中包括的电容。
[0021]当存在一组数字码DC使正端输出电压Va以及负端输出电压Vb相等时，此组数字码DC即为正端输入电压Vip以及负端输入电压Vin的模拟至数字转换结果，并输出为数字输出信号DOUT。
[0022]控制电路150根据第二比较器140产生的第二比较结果CR，判断正端输出电压Va以及负端输出电压Vb间之差值是否在与参考电压Vr相关之预设范围内，并据以运作于加速切换模式或是正常切换模式中。
[0023]于一实施例中，第二比较器140包括：正端比较器160以及负端比较器170。正端比较器160配置以比较正端输出电压Vip以及参考电压Vr，以产生第二比较结果CR2包括之正端比较结果CP。负端比较器170配置以比较负本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有加速比较机制的模拟至数字转换电路，包括：一正端电容阵列，配置以接收一正端输入电压并输出一正端输出电压；一负端电容阵列，配置以接收一负端输入电压并输出一负端输出电压；一第一比较器，配置以比较该正端输出电压以及该负端输出电压以产生一第一比较结果；一第二比较器，配置以根据一参考电压比较该正端输出电压以及该负端输出电压以产生一第二比较结果；以及一控制电路，配置以接收该第一比较结果以及该第二比较结果；其中该控制电路在各多个切换阶段中根据该第一比较结果以一组数字码切换该正端电容阵列以及该负端电容阵列的一电容使能组合，并在该正端输出电压以及该负端输出电压相等时输出对应的所述一组数字码作为一数字输出信号；该控制电路根据该第二比较结果，在该正端输出电压以及该负端输出电压间之一差值在与该参考电压相关之一预设范围外时运作于一加速切换模式，使该正端电容阵列以及该负端电容阵列以一第一电容切换速度进行切换，并在该差值在该预设范围内时运作于一正常切换模式，使该正端电容阵列以及该负端电容阵列以一第二电容切换速度进行切换，其中该第一电容切换速度大于该第二电容切换速度。2.根据权利要求1所述的模拟至数字转换电路，其中该第二比较器包括：一正端比较器，配置以比较该正端输出电压以及该参考电压，以产生该第二比较结果包括之一正端比较结果；以及一负端比较器，配置以比较该负端输出电压以及该参考电压，以产生该第二比较结果包括之一负端比较结果；其中该控制电路配置以设置该参考电压之一正值以及一负值间之一范围为该预设范围，并根据该第二比较结果判断该正端输出电压以及该负端输出电压间之该差值是否位于该预设范围内。3.根据权利要求2所述的模拟至数字转换电路，其中该参考电压为100毫伏特。4.根据权利要求1所述的模拟至数字转换电路，其中各该正端电容阵列以及该负端电容阵列包括：多个电容；一电容切换电路，电性耦接于所述多个电容，配置以根据所述一组数字码切换以使能对应的所述多个电容；以及多个加速切换电路，各电性耦接于所述多个电容中的一组相应电容，配置以根据一加速切换信号同时使能所述一组相应电容；其中该控制电路在运作于该加速切换模式时，在每一所述多个切换阶段中以所述一组数字码通过该电容切换电路使能所述多个电容中之一目标电容，且以该加速切换信号通过所述多个加速切换电路同时使能与该目标电容相对应的所述一组相应电容；该控制电路在运作于该正常切换模式时，在每一所述多个切换阶段中仅以所述一组数字码通过该电容切换电路使能所述多个电容中之该目标电容。5.根据权利要求1所述的模拟至数字转换电路，其中各该正端电容阵列以及该负端电容阵列包括：
多个电容；一电容切换电路，电性耦接于所述多个电容，配置以根据所述一组数字码切换以使能对应的所述多个电容；以及多个延迟电路，各电性耦接于两个邻接的所述多个电容间，各包括多个延迟单元以决定两个邻接的所述多个电容间的一切换时间，且各配置以根据一加速切换信号旁路至少部分的所述多个延迟单元；其中该控制电路在运作于该加速切换模式时，在每一所述多个切换阶段中以所述一组数字码通过该电容切换电路使能所述多个电容中之一目标电容，且以该加速切换信号旁路该目标电容与下一电容间的其中之一所述多个延迟电路的所述多个延迟单元；该控制电路在运作于该正常切换模式时，在每一所述多个切换阶段中仅以所述一组数字码通过该电容切换电路使能所述多个电容中之一目标电容。6.一种具有加速比较机制的模拟至数字转换方法，包...

【专利技术属性】
技术研发人员：洪玮谦，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：