逐次逼近寄存器模数转换器制造技术

提出了逐次逼近寄存器模数转换器。一种逐次逼近寄存器(SAR)模数转换器(ADC)，包括多个差分电容数模转换器(C

【技术实现步骤摘要】
逐次逼近寄存器模数转换器


[0001]本申请的实施例涉及逐次逼近寄存器模数转换器。

技术介绍

[0002]逐次逼近寄存器(SAR)模数转换器(ADC)构成了一类功率效率非常高的ADC电路。SAR ADC显示跨技术节点的几乎数字缩放，因此对于在先进的互补金属氧化物半导体(CMOS)技术世代中实现高度集成的数字收发器非常有吸引力。然而，SAR ADC的功率和面积效率是以降低转换速度为代价的。通过在每个步骤中将采样电压与SAR ADC反馈环路中专门布置的电容数模转换器(C
‑
DAC)提供的电容分压参考电压进行比较，单个模拟电压样本以顺序方式进行处理，该SAR ADC反馈环路还保存当前输入电压样本。然后将该比较的结果反馈给C
‑
DAC，C
‑
DAC随后会为下一个比较步骤更改其输出，使得每次比较后采样输入电压和电容分压器输出电压之间的差值符合理想地变小，直到在代表N个原始决策的N个转换周期(在单比特SAR转换器中)后达到最终精度。由于每个决策中可能存在冗余，因此N个原始决策可能对应于B＜N位的二进制分本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种逐次逼近寄存器(SAR)模数转换器(ADC)，包括：多个差分电容数模转换器(C
‑
DAC)，其中每个差分C
‑
DAC都包括用于正极性和负极性的一对C
‑
DAC，并且每个C
‑
DAC都包括电容器阵列，所述电容器阵列包括并联耦合到每个C
‑
DAC的输出节点的多个电容器，其中每个C
‑
DAC中的每个位位置的电容器都包括一对大小相等的电容；多个比较器，包括两个或更多外部比较器和至少一个中间比较器，其中每个外部比较器都耦合到所述差分C
‑
DAC之一，并且所述中间比较器耦合到来自两个差分C
‑
DAC的C
‑
DAC的差分输出节点对；以及SAR控制器，被配置为基于所述比较器的输出为每个转换步骤生成用于所述多个差分C
‑
DAC的控制信号，其中，所述SAR控制器被配置为执行一个或多个每周期多位转换，然后执行至少一个每周期单位转换，用于将模拟输入信号转换为数字信号，其中所述比较器的输出作为未编码的控制信号提供给差分C
‑
DAC。2.根据权利要求1所述的SAR ADC，其中，所述SAR控制器被配置为将每个位位置中的电容器对中的一个预充电到正参考电压，并且将每个位位置中的电容器对中的另一个预充电到负参考电压，并且在选通所述比较器之前，将在所述差分C
‑
DAC的评估下的多个位的最高有效位分别切换到所述正参考电压和所述负参考电压。3.根据权利要求1
‑
2中任一项所述的SAR ADC，还包括用于使极性相同的C
‑
DAC的电容器的顶板短接的single
‑
bit/cycle短接开关，其中所述single
‑
bit/cycle短接开关在single
‑
bit/cycle转换期间闭合。4.根据权利要求3所述的SAR ADC，其中，所述SAR控制器被配置为在single
‑
bit/cycle转换期间基于所有比较器的输出来生成所述控制信号。5.根据权利要求4所述的SAR ADC，其中所述SAR控制器被配置为通过对所有比较器的输出进行多数表决来生成所述比较器的输出。6.根据权利要求3
‑...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：