垂直功率器件及其制作方法技术

本发明专利技术提供了一种垂直功率器件及其制作方法，垂直功率器件包括：从下到上依次设置的漏极接触层、漂移层、电流阻挡层、非故意掺杂层、源极接触层；漂移层上设置有贯穿于源极接触层、非故意掺杂层和电流阻挡层的凹槽结构；凹槽结构的第一侧壁上设置有介质层，凹槽结构的第二侧壁和底部设置有异质结结构层；介质层和异质结结构层上设置有栅电极；源极接触层上设置有源电极；漏极接触层的下表面设置有漏电极；电流阻挡层的禁带宽度大于漂移层的禁带宽度和非故意掺杂层的禁带宽度；第二侧壁对应的异质结结构层中具有二维电子气。该垂直功率器件采用大禁带宽度的电流阻挡层替代传统p掺杂电流阻挡层，可实现器件的常关态和提高器件的可制造性。可制造性。可制造性。

【技术实现步骤摘要】
垂直功率器件及其制作方法


[0001]本专利技术涉及半导体器件
，尤其是涉及一种垂直功率器件及其制作方法。

技术介绍

[0002]功率器件是电力系统的核心元件，最近的结果表明，采用GaN HEMT（High Electron Mobility Transistor，高电子迁移率晶体管）开关逆变器用于驱动感应电机，可以使整个系统的效率平均提高了5%。虽然水平结构的GaN HEMT器件的技术更加成熟，并已进入中等功率转换市场（高达10 kW），但垂直结构的GaN功率器件可具有更小的尺寸、更高器件耐压和更大的电流密度，可以解决高功率转换（10 kW
‑
10 MW）问题，具有非常大的应用价值。然而目前垂直结构的GaN功率器件还面临着材料和制程方面的挑战。例如传统的GaN垂直功率器件结构，多采用Mg掺杂的p型GaN埋层作为电流阻挡层，导致Mg杂质激活较为困难，可制造性比较差。

技术实现思路

[0003]本专利技术的目的在于提供一种垂直功率器件及其制作方法，以实现器件的常关态和提高器件的可制造性。
[0004]本专利技术提供的一种垂直功率器件，包括：从下到上依次设置的漏极接触层、漂移层、电流阻挡层、非故意掺杂层、源极接触层；在漂移层上，设置有贯穿于源极接触层、非故意掺杂层和电流阻挡层的凹槽结构；在凹槽结构的第一侧壁上设置有介质层，在凹槽结构的第二侧壁和凹槽底部设置有异质结结构层；在介质层和异质结结构层上设置有栅电极；在源极接触层上设置有源电极；在漏极接触层的下表面设置有漏电极；电流阻挡层的禁带宽度大于漂移层的禁带宽度和非故意掺杂层的禁带宽度；第二侧壁对应的异质结结构层中具有二维电子气。
[0005]进一步的，第一侧壁与凹槽底部成第一夹角，第二侧壁与凹槽底部成第二夹角；其中，第一夹角和第二夹角的取值范围均为90
‑
135度。
[0006]进一步的，凹槽结构的底部延伸至漂移层内部，异质结结构层位于凹槽底部的表面低于电流阻挡层与漂移层形成的界面。
[0007]进一步的，异质结结构层包括势垒层和沟道层，其中，势垒层位于沟道层和栅电极之间，势垒层与栅电极形成肖特基接触。
[0008]进一步的，栅电极还包括栅金属层和栅介质层；其中，栅介质层位于栅金属层与异质结构层之间。
[0009]进一步的，漂移层的材质包括掺杂浓度低于预设掺杂浓度阈值的n型GaN，电流阻挡层的材质包括InAlN。
[0010]进一步的，电流阻挡层厚度不小于500 nm。
[0011]进一步的，电流阻挡层与沟道层的界面处具有负的极化电荷，势垒层和沟道层的界面位于电流阻挡层厚度范围内的二维电子气被耗尽，在第二侧壁对应的异质结结构层中
形成常关态的导电沟道。
[0012]进一步的，电流阻挡层、势垒层和沟道层的禁带宽度依次递减。
[0013]本专利技术提供的一种垂直功率器件的制作方法，方法包括:获取漏极接触层材料；在漏极接触层材料上，采用外延工艺，依次向上生长漂移层、电流阻挡层、非故意掺杂层、源极接触层；其中，电流阻挡层的禁带宽度大于漂移层的禁带宽度和非故意掺杂层的禁带宽度；在限定区域内沿着垂直于垂直功率器件方向，依次向下刻蚀掉源极接触层、非故意掺杂层、电流阻挡层和一部分漂移层，形成凹槽结构；其中，凹槽结构的第一侧壁与凹槽底部成第一夹角，凹槽结构的第二侧壁与凹槽底部成第二夹角；其中，第一夹角和第二夹角的取值范围均为90
‑
135度；分别在源极接触层上和凹槽结构的第一侧壁上沉积介质层；在凹槽结构的底面及其第二侧壁上依次生长沟道层和势垒层，形成异质结结构层；其中，势垒层的禁带宽度大于沟道层的禁带宽度，势垒层与沟道层之间具有二维电子气；去除覆盖在源极接触层上的介质层；在凹槽结构的第一侧壁上的介质层上和势垒层上沉积栅电极，在源极接触层上沉积源电极，在漏极接触层的下表面沉积漏电极，得到垂直功率半导体器件。
[0014]本专利技术提供的垂直功率器件及其制作方法，垂直功率器件包括：从下到上依次设置的漏极接触层、漂移层、电流阻挡层、非故意掺杂层、源极接触层；漂移层上设置有贯穿于源极接触层、非故意掺杂层和电流阻挡层的凹槽结构；凹槽结构的第一侧壁上设置有介质层，凹槽结构的第二侧壁和底部设置有异质结结构层；介质层和异质结结构层上设置有栅电极；源极接触层上设置有源电极 ；漏极接触层的下表面设置有漏电极 ；电流阻挡层的禁带宽度大于漂移层的禁带宽度和非故意掺杂层的禁带宽度；第二侧壁对应的异质结结构层中具有二维电子气。该垂直功率器件采用大禁带宽度的电流阻挡层替代传统p掺杂电流阻挡层，可实现器件的常关态和提高器件的可制造性。
附图说明
[0015]为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0016]图1为本专利技术实施例提供的一种电流孔径垂直结构的功率器件的结构示意图；图2为本专利技术实施例提供的一种凹槽栅结构功率器件的结构示意图；图3为本专利技术实施例提供的一种垂直功率器件的结构示意图；图4为本专利技术实施例提供的一种垂直功率器件的A、B、C三条虚线区域对应的能带结构示意图；图5为本专利技术实施例提供的另一种垂直功率器件的结构示意图；图6（a）为本专利技术实施例提供的一种沟道层厚度与栅极阈值电压的关系示意图；
图6（b）为本专利技术实施例提供的一种关断状态下栅极下的沟道能带示意图；图6（c）为本专利技术实施例提供的一种开启状态下栅极下的沟道能带示意图；图7为本专利技术实施例提供的一种垂直功率器件制作方法的流程图；图8为本专利技术实施例提供的一种初始垂直功率器件的结构示意图；图9为本专利技术实施例提供的一种带有凹槽结构的垂直功率器件的结构示意图；图10为本专利技术实施例提供的一种带有介质层的垂直功率器件的结构示意图；图11为本专利技术实施例提供的一种带有异质结结构层的垂直功率器件的结构示意图；图12为本专利技术实施例提供的另一种垂直功率器件的结构示意图。
[0017]图标：10
‑
漏极接触层；11
‑
漂移层；12
‑
电流阻挡层；13
‑
非故意掺杂层；14
‑
源极接触层；15
‑
介质层；16
‑
异质结结构层；17
‑
栅电极；18
‑
源电极；19
‑
漏电极；20
‑
二维电子气；161
‑
势垒层；162
‑
沟道层。
具体实施方式
[0018]下面将结合实施例对本专利技术的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种垂直功率器件，其特征在于，所述垂直功率器件包括：从下到上依次设置的漏极接触层、漂移层、电流阻挡层、非故意掺杂层、源极接触层；在所述漂移层上，设置有贯穿于所述源极接触层、所述非故意掺杂层和所述电流阻挡层的凹槽结构；在所述凹槽结构的第一侧壁上设置有介质层，在所述凹槽结构的第二侧壁和凹槽底部设置有异质结结构层；在所述介质层和所述异质结结构层上设置有栅电极；在所述源极接触层上设置有源电极；在所述漏极接触层的下表面设置有漏电极；所述电流阻挡层的禁带宽度大于所述漂移层的禁带宽度和所述非故意掺杂层的禁带宽度；所述第二侧壁对应的异质结结构层中具有二维电子气。2.根据权利要求1所述的垂直功率器件，其特征在于，所述第一侧壁与所述凹槽底部成第一夹角，所述第二侧壁与所述凹槽底部成第二夹角；其中，所述第一夹角和第二夹角的取值范围均为90
‑
135度。3.根据权利要求1所述的垂直功率器件，其特征在于，所述凹槽结构的底部延伸至所述漂移层内部，所述异质结结构层位于所述凹槽底部的表面低于所述电流阻挡层与所述漂移层形成的界面。4.根据权利要求1所述的垂直功率器件，其特征在于，所述异质结结构层包括势垒层和沟道层，其中，所述势垒层位于所述沟道层和所述栅电极之间，所述势垒层与所述栅电极形成肖特基接触。5.根据权利要求1所述的垂直功率器件，其特征在于，所述栅电极还包括栅金属层和栅介质层；其中，所述栅介质层位于所述栅金属层与所述异质结构层之间。6.根据权利要求1所述的垂直功率器件，其特征在于，所述漂移层的材质包括掺杂浓度低于预设掺杂浓度阈值的n型GaN，所述电流阻挡层的材质包括InAlN。7.根据权利要求1所述的垂直功...

【专利技术属性】
技术研发人员：李成果，
申请(专利权)人：湖北九峰山实验室，
类型：发明
国别省市：