半导体器件的外延结构及其制备方法及半导体器件技术

本申请提供了一种半导体器件的外延结构及其制备方法及半导体器件，该外延结构包括：衬底、成核层和缓冲层；成核层设置于所述衬底上；缓冲层设置于成核层上；衬底对应的电阻率和缓冲层对应的掺杂浓度满足预设的电阻率与掺杂浓度的对应关系。该半导体器件的外延结构可以通过优化衬底电阻率与外延层掺杂浓度间的匹配关系，实现高阻缓冲层的作用，同时因为控制了掺杂浓度，从而保证了晶体质量，进而可以使器件获得更好的可靠性。以使器件获得更好的可靠性。以使器件获得更好的可靠性。

【技术实现步骤摘要】
半导体器件的外延结构及其制备方法及半导体器件


[0001]本申请涉及半导体
，尤其是涉及一种半导体器件的外延结构及其制备方法及半导体器件。

技术介绍

[0002]半导体材料氮化镓由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。GaN高电子迁移率晶体管HEMT结构中，为了获得更好的器件漏电以及较好的夹断特性，需要缓冲层为高阻。在工艺上想要制备出本征GaN材料实现高阻极为困难，但可以通过在缓冲层生长过程中引入受主杂质的方法实现缓冲层的高阻。
[0003]常用的补偿方法是引入受主杂质，通常为C或Fe原子。但是引入过多的C杂质会导致晶体质量变差，进而影响最终器件的可靠性，并且C杂质形成的深能级陷阱容易使最终器件的输出功率等性能衰减；而掺杂过多的Fe则会引起外延层表面变差，同时也会影响最终器件的性能。即获得高阻GaN buffer所需的C含量会导致晶体质量变差，而获得高阻GaN buffer所需的Fe含量会影响最终器件的性能，因此如何保证外延层晶体质量同时又能保证最终器件的性能成为了难点。...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的外延结构，其特征在于，所述外延结构包括：衬底、成核层和缓冲层；所述成核层设置于所述衬底上；所述缓冲层设置于所述成核层上；所述衬底对应的电阻率和所述缓冲层对应的掺杂浓度满足预设的电阻率与掺杂浓度的对应关系。2.根据权利要求1所述的半导体器件的外延结构，其特征在于，所述对应关系包括：所述电阻率小于1E7 Ohm.cm时，所述掺杂浓度在1E18cm
‑3～1E20cm
‑3范围内。3.根据权利要求1所述的半导体器件的外延结构，其特征在于，所述对应关系还包括：所述电阻率在1E7 Ohm.cm～1E12 Ohm.cm范围内时，所述掺杂浓度在1E16cm
‑3～1E18cm
‑3范围内，且与所述电阻率与所述掺杂浓度呈反比关系。4.根据权利要求3所述的半导体器件的外延结构，其特征在于，所述电阻率与所述掺杂浓度的反比关系如下：Y＝K*X+b，K≈
‑
106，b≈10
18
；其中，Y表示所述缓冲层的掺杂浓度；X表示所述衬底的电阻率。5.根据权利要求1所...

【专利技术属性】
技术研发人员：张晖，杜小青，
申请(专利权)人：苏州能讯高能半导体有限公司，
类型：发明
国别省市：