用于管芯封装的附接的焊料栅阵列制造技术

一种管芯封装，包括：衬底，包括焊料焊盘元件；耦合到衬底的半导体管芯；焊料层，包括沉积在焊料焊盘元件上的第一焊料材料，该第一焊料材料具有第一熔化温度；以及互连球，包括沉积在焊料层上的第二焊料材料，该第二焊料材料具有比第一熔化温度低的第二熔化温度。有比第一熔化温度低的第二熔化温度。有比第一熔化温度低的第二熔化温度。

【技术实现步骤摘要】
用于管芯封装的附接的焊料栅阵列


[0001]本文描述的实施例一般涉及电子设备中的电连接。更具体地，本文描述的实施例涉及管芯封装衬底与电路板之间改进的电连接。

技术介绍

[0002]电子设备可以包括球栅阵列或其他类型的焊料阵列，以将管芯封装的衬底连接到另一衬底，例如电路板。作为这些阵列的一部分形成的焊料凸块通常用于对耦合到衬底的一个或多个半导体管芯进行电子测试。电子测试的条件可能使得它们导致焊料凸块的变形或损坏。
附图说明
[0003]图1是根据一些示例实施例的耦合到主板的电子管芯封装的侧平面图。
[0004]图2是根据一些示例实施例的在电子管芯封装与主板之间的混合焊料连接的特写侧平面图。
[0005]图3是根据一些示例实施例的在电子管芯封装与主板之间的第二示例混合焊料连接的特写侧平面图。
[0006]图4是根据一些示例实施例的在电子管芯封装上制造示例混合焊料连接结构的示例方法的流程图。
[0007]图5是根据一些示例实施例的在电子管芯封装上制造示例混合焊料连接结构的另一示例方法的流程图。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种管芯封装，包括：衬底，包括焊料焊盘元件；半导体管芯，耦合到所述衬底；焊料层，包括沉积在所述焊料焊盘元件上的第一焊料材料，所述第一焊料材料具有第一熔化温度；以及互连球，包括沉积在所述焊料层上的第二焊料材料，所述第二焊料材料具有比所述第一熔化温度低的第二熔化温度。2.根据权利要求1所述的管芯封装，其中，所述第一熔化温度至少为200℃。3.根据权利要求1或权利要求2所述的管芯封装，其中，所述第二熔化温度小于200℃。4.根据权利要求1或权利要求2所述的管芯封装，其中，所述焊料层的厚度小于60微米。5.根据权利要求1或权利要求2所述的管芯封装，其中，所述衬底还包括阻焊开口，其中，所述焊料焊盘元件位于所述阻焊开口内，并且其中，所述焊料层至少部分地位于所述阻焊开口内。6.根据权利要求1或权利要求2所述的管芯封装，其中，所述第一焊料材料包括约0重量％至约5重量％的银(Ag)、约0.1重量％至约1重量％的铜(Cu)、以及余量的锡(Sn)。7.根据权利要求1或权利要求2所述的管芯封装，其中，所述第二焊料材料包括锡(Sn)、银(Ag)、铜(Cu)、以及约0重量％至约70重量％的掺杂剂元素。8.根据权利要求7所述的管芯封装，其中，所述掺杂剂元素包括铋(Bi)、锑(Sb)、镍(Ni)、锌(Zn)、镓(Ga)、铟(In)、钯(Pd)和铜(Cu)中的至少一种。9.根据权利要求1或权利要求2所述的管芯封装，其中，所述半导体管芯是存储器设备、计算机处理单元(CPU)、图形处理单元(GPU)、或处理器中的一个。10.一种电子设备，包括：电路板；以及通过一个或多个互连结构耦合到所述电路板的管芯封装，其中，所述管芯封装包括衬底，所述衬底包括焊料焊盘元件、以及耦合到所述衬底的半导体管芯，并且其中，所述一个或多个互连结构中的每一个互连结构包括：焊料层，包括沉积在所述焊料焊盘元件上的第一焊料材料，所述第一焊料材料具有第一熔化温度；以及互连球，包括沉积在所述焊料层上并且电连接到所述电路板的第二焊料材料，所述第二焊料材料具有比所述第一熔化温度低的第二熔化温度。11.根据权利要求10所述的电子设备，其中，所述第一熔化温度至少为200℃。12.根据权利要求10或权利要求11所述的电子设备，其中，所述第二熔化温度小于200℃。13.根据权利要求10或权利要求11所述的电子设备，其中，所述焊料层的厚度小于60微米。14.根据权利要求10或权利要求11所述的电子设备，其中，所述衬底还包括阻焊开口...

【专利技术属性】
技术研发人员：M，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：