【技术实现步骤摘要】
实现倒装芯片底部填充禁区的技术
[0001]本文描述的示例一般涉及用于基于硅的封装的实现倒装芯片底部填充禁区的技术。
技术介绍
[0002]与其他类型的SoC(例如，中央处理单元SoC)相比，包括一个或多个在诸如光探测和测距(LiDAR)或基于硅的微机电系统(MEMS)的应用中使用的硅光子部件的片上系统(SoC)可以具有相对更大的管芯尺寸以容纳这些类型的器件。更大的管芯尺寸可能增加对利用倒装芯片技术以使SoC具有更多部件的需求，而且试图使管芯尺寸的增加减小以容纳更多的部件。
附图说明
[0003]图1示出了第一示例性微电子组件的底视图。
[0004]图2示出了第二示例性微电子组件的横截面图和放大横截面图。
[0005]图3A
‑
图3C示出了第三示例性微电子组件的底视图和横截面图。
[0006]图4示出了示例性第一工艺流程。
[0007]图5A
‑
图5C示出了第四示例性微电子组件的底视图和横截面图。
[0008]图6示出了示例性第二工艺...
【技术保护点】
【技术特征摘要】
1.一种微电子组件，包括：管芯基板，所述管芯基板包括部件，所述部件在所述管芯基板的倒装芯片侧上具有被识别为底部填充禁区的区域；多个管芯凸块，所述多个管芯凸块位于所述倒装芯片侧上，以使得所述管芯基板能够电耦合到载体基板，所述载体基板被配置为对通过所述多个管芯凸块接收的信号进行布线；以及膜阻挡部，所述膜阻挡部沉积在所述管芯基板上，以至少覆盖围绕所述底部填充禁区的周界，使得当使用底部填充材料以改进所述管芯凸块的焊接头可靠性时，防止所述底部填充材料到达所述底部填充禁区。2.根据权利要求1所述的微电子组件，沉积在所述管芯基板上的所述膜阻挡部包括沉积在一个或多个层中的光刻膜，以达到基本上匹配所述多个管芯凸块的高度的厚度。3.根据权利要求2所述的微电子组件，包括沉积在也覆盖所述底部填充禁区的表面之上的所述光刻膜，所述光刻膜将被沉积在所述表面之上，使得沉积在所述表面之上的光刻膜的额外的宽度足以防止所述底部填充材料在所述光刻膜的额外的宽度底下流动和到达所述底部填充禁区。4.根据权利要求2所述的微电子组件，包括所述光刻膜，所述光刻膜被沉积为沿围绕所述底部填充禁区的所述周界的壁，所述壁具有足以防止所述底部填充材料在所述壁底下流动和到达所述底部填充禁区的宽度。5.根据权利要求1所述的微电子组件，所述部件包括硅光子部件或微机电系统(MEMS)部件。6.根据权利要求5所述的微电子组件，所述硅光子部件包括半导体光放大器，其中，所述管芯基板的所述倒装芯片侧上的被识别为所述底部填充禁区的所述区域是已经发生磷化铟接合以实现所述半导体光放大器的区域，并且其中，所述倒装芯片侧上的所述多个管芯凸块将所述硅光子部件与载体基板耦合以使得所述硅光子部件能够与跨阻抗放大器(TIA)电耦合。7.根据权利要求6所述的微电子组件，其中，所述微电子组件被包括在光探测和测距(LiDAR)硅光子片上系统或MEMS芯片中。8.根据权利要求1所述的微电子组件，所述底部填充材料包括环氧树脂底部填充材料。9.一种用于对微电子组件的至少一部分进行组装的方法，包括：将管芯基板的倒装芯片侧上的区域识别为用于所述管芯基板中包括的部件的底部填充禁区；以及在所述管芯基板上沉积膜阻挡部，以至少覆盖围绕所述底部填充禁区的周界，使得当使用底部填充材料以改进管芯凸块的焊接头可靠性时，防止所述底部填充材料到达所述底部填充禁区。10.根据权利要求9所述的方法，其中，在所述管芯基板上沉积所述膜阻挡部包括在一个或多个层中沉积光刻膜以达到基本上匹配所述管芯基板的所述倒装芯片侧上的多个管芯凸块的高度的厚度，所述多个管芯凸块使得所述管芯基板能够电耦合到载体基板。11.根据权利要求10所述的方法，包括在也覆盖所述底部填充禁区的表面之上沉积所述光刻膜，所述光刻膜将被沉积在所述表面之上，使得沉积在所述表面之上的光刻膜的额
外的宽度足以防止所述底部填充材料在所述光刻膜的额外的宽度底下流动和到达所述底部填充禁区。12.根据权利要求10所述的方法，包括将所述光刻膜沉积为沿围绕所述底部填充禁区的所述周界的壁，所述壁具有足以防止所述底部填充材料在所述壁底下流动和到达所述底部填充禁区的宽度。13.根据权利要求9所述的方法，所述部件包括半导体光放大器，其中，所述管芯基板的所述倒装芯片侧上的被识别为所述底部填充禁区的所述区域是已经发生磷化铟接合以实现所述半导体光放大器的区域。14.一种微电子组件，包括：管芯基板，所述管芯基板包括部件，所述部件在所述管芯...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。