【技术实现步骤摘要】
实现倒装芯片底部填充禁区的技术
[0001]本文描述的示例一般涉及用于基于硅的封装的实现倒装芯片底部填充禁区的技术。
技术介绍
[0002]与其他类型的SoC(例如，中央处理单元SoC)相比，包括一个或多个在诸如光探测和测距(LiDAR)或基于硅的微机电系统(MEMS)的应用中使用的硅光子部件的片上系统(SoC)可以具有相对更大的管芯尺寸以容纳这些类型的器件。更大的管芯尺寸可能增加对利用倒装芯片技术以使SoC具有更多部件的需求，而且试图使管芯尺寸的增加减小以容纳更多的部件。
附图说明
[0003]图1示出了第一示例性微电子组件的底视图。
[0004]图2示出了第二示例性微电子组件的横截面图和放大横截面图。
[0005]图3A
‑
图3C示出了第三示例性微电子组件的底视图和横截面图。
[0006]图4示出了示例性第一工艺流程。
[0007]图5A
‑
图5C示出了第四示例性微电子组件的底视图和横截面图。
[0008]图6示出了示例性第二工艺流程。
[0009]图7A
‑
图7B示出了微电子组件的第一示例性基板管芯的底视图，其中具有第一示例性凸块阻挡部的展开图。
[0010]图8示出了示例性第三工艺流程。
[0011]图9A
‑
图9B示出了微电子组件的第二示例性基板管芯的底视图，其中具有第二示例性凸块阻挡部的展开图。
[0012]图10示出了示例性第四工艺流程。>[0013]图11示出了第五示例性微电子组件的底视图和横截面图。
[0014]图12示出了示例性第五工艺流程。
[0015]图13示出了第六示例性微电子组件的底视图和横截面图。
[0016]图14示出了示例性第六工艺流程。
具体实施方式
[0017]如本公开所设想的，与包括一个或多个硅光子部件或MEMS的SoC相关联的大的管芯尺寸增加了在SoC上使用倒装芯片侧的需求，以使得能够添加额外的部件，同时使管芯尺寸的增大最小化。当前世代LiDAR传感器架构相对于后续世代的产品要求具有局限性。为这些后续世代的产品实现倒装芯片封装将有助于减轻与具有大的管芯尺寸的SoC相关的各种问题。例如，大的管芯尺寸/未优化的管芯尺寸、高的光损失(与管芯尺寸相关)、低管芯良率/高管芯成本(与管芯尺寸相关)、长的制造流程/工艺持续时间、更高的制造成本(与流程
复杂性相关)和信号完整性劣化。
[0018]实现倒装芯片封装的各种尝试包括使用基于基板的坝/沟槽来限制底部填充物流出倒装芯片区域、使用基于管芯的镀覆的条状结构以同样地限制底部填充物，或者在管芯和载体基板之间的完全的底部填充。使用坝/沟槽具有局限性，例如阻挡部结构典型地是宽的，并且在管芯上需要对应的大的禁区，这可能导致不可接受地增加管芯尺寸和管芯成本。使用镀覆的条状结构也可能具有局限性，例如，管芯上的给定的条状阻挡部结构的几何形状/表面面积/电阻可能与在相同工艺步骤期间形成的管芯的焊料球或凸块不同。这种不同导致了管芯上的凸块与给定的条状阻挡部结构之间的不同的生长速率和高度。不同的生长速率和高度可能导致给定的阻挡部结构变成僵持因素，这阻止了管芯上的其他凸块能够电连接到载体基板。在一些情况下，凸块与条状结构的镀覆速率可能相差足够大，需要在2个单独的电镀工艺中形成凸块和条状结构，这将导致额外的加工步骤/成本。完全的底部填充也对实现倒装芯片封装具有显著的局限性。当在SoC管芯的倒装芯片侧上的敏感的光有源/池区域中存在局域化的应力时，硅光子器件具有性能和可靠性风险。完全的底部填充覆盖导致底部填充材料中包括的环氧树脂接合到敏感的光有源/池区域中的SoC管芯。由于该环氧树脂接合在温度循环期间产生的应力转移到敏感的光有源/池区域，这可能不可接受地影响硅光子部件的性能和可靠性。正是鉴于这些挑战才需要本文描述的示例。
[0019]图1示出了微电子组件100的示例性底视图。在一些示例中，如图1所示，微电子组件100的底视图包括输入101、输出102、引线接合焊盘110
‑
1至110
‑
3、半导体光放大器(SOA)区域120
‑
1至120
‑
2以及倒装芯片区域130。对于这些示例，微电子组件100可以被配置为充当LiDAR硅光子SoC，其可以包括额外类型的硅光子部件(未示出)，并且本公开不限于作为LiDAR硅光子SoC的底侧或倒装芯片侧上的应力敏感禁区的唯一来源的SOA，设想了其他类型的有源硅光子部件(例如，激光器、光探测器等)。
[0020]根据一些示例，输入101可以被配置为接收用于包括微电子组件100的LiDAR硅光子SoC的光输入，并且输出102可以被配置为发送光输出信号。引线接合焊盘110
‑
1至110
‑
3可以促进与载体基板(未示出)的互连，这可以在LiDAR硅光子SoC的制造期间发生。
[0021]如图1所示，在一些示例中，管芯105的底侧包括倒装芯片区域130。对于这些示例，倒装芯片区域130包括多个管芯凸块132。例如，管芯凸块132可以被布置成使得诸如SOA 120
‑
1或120
‑
2的硅光子部件能够经由载体基板与跨阻抗放大器(TIA)电耦合，在图1中未示出TIA和载体基板。允许TIA以倒装芯片安装到载体基板相对于以倒装芯片直接安装在硅光子管芯(例如管芯105)上，有助于减小管芯105的管芯尺寸，并且可以消除接合焊盘和布线到接合焊盘的迹线所需要的至少一些空间。另外，管芯105的减小的管芯尺寸转变成从输入101到输出102的光布线的减小。减小的光损耗可以得到总链路功率预算和输出功率的改进。
[0022]在一些示例中，与直接安装在硅光子管芯(例如管芯105)上的倒装芯片TIA相比，对信号完整性的改进还可以实现为以倒装芯片安装在载体基板上的TIA。例如，将信号从堆叠的/接合的TIA布线到引线接合焊盘的迹线可以典型地限于硅光子管芯(例如管芯105)中的2个金属层。相对于混合堆叠的和引线接合的方案，完全倒装芯片允许主要在载体基板中完成布线。载体基板典型地具有多于2个金属层以在功率接地与信号层之间提供更好的隔离。
[0023]根据一些示例，组件工艺复杂性的减小还可以实现为以倒装芯片安装在载体基板上的TIA。例如，第一代LiDAR硅光子SoC或封装利用了用于TIA的晶圆上芯片接合。这种芯片晶圆接合给组件工艺流程添加了多个工艺，这负面地影响了制造成本和产量。另外，由于电镀的凸块阻挡部结构可以与形成电互连同时形成，管芯凸块132可以被布置为电镀的凸块阻挡部结构，从而进一步将制造成本/组装工艺复杂性最小化。
[0024]尽管示例性微电子组件被描述为用于LiDAR硅光子SoC中，其他示例性应用可以包括其他类型的共同封装的交换机产品和光收发器。另外，其他示例性应用可以包括具有倒装芯片能力的S本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种微电子组件，包括：管芯基板，所述管芯基板包括部件，所述部件在所述管芯基板的倒装芯片侧上具有被识别为底部填充禁区的区域；多个管芯凸块，所述多个管芯凸块位于所述倒装芯片侧上，以使得所述管芯基板能够电耦合到载体基板，所述载体基板被配置为对通过所述多个管芯凸块接收的信号进行布线；以及膜阻挡部，所述膜阻挡部沉积在所述管芯基板上，以至少覆盖围绕所述底部填充禁区的周界，使得当使用底部填充材料以改进所述管芯凸块的焊接头可靠性时，防止所述底部填充材料到达所述底部填充禁区。2.根据权利要求1所述的微电子组件，沉积在所述管芯基板上的所述膜阻挡部包括沉积在一个或多个层中的光刻膜，以达到基本上匹配所述多个管芯凸块的高度的厚度。3.根据权利要求2所述的微电子组件，包括沉积在也覆盖所述底部填充禁区的表面之上的所述光刻膜，所述光刻膜将被沉积在所述表面之上，使得沉积在所述表面之上的光刻膜的额外的宽度足以防止所述底部填充材料在所述光刻膜的额外的宽度底下流动和到达所述底部填充禁区。4.根据权利要求2所述的微电子组件，包括所述光刻膜，所述光刻膜被沉积为沿围绕所述底部填充禁区的所述周界的壁，所述壁具有足以防止所述底部填充材料在所述壁底下流动和到达所述底部填充禁区的宽度。5.根据权利要求1所述的微电子组件，所述部件包括硅光子部件或微机电系统(MEMS)部件。6.根据权利要求5所述的微电子组件，所述硅光子部件包括半导体光放大器，其中，所述管芯基板的所述倒装芯片侧上的被识别为所述底部填充禁区的所述区域是已经发生磷化铟接合以实现所述半导体光放大器的区域，并且其中，所述倒装芯片侧上的所述多个管芯凸块将所述硅光子部件与载体基板耦合以使得所述硅光子部件能够与跨阻抗放大器(TIA)电耦合。7.根据权利要求6所述的微电子组件，其中，所述微电子组件被包括在光探测和测距(LiDAR)硅光子片上系统或MEMS芯片中。8.根据权利要求1所述的微电子组件，所述底部填充材料包括环氧树脂底部填充材料。9.一种用于对微电子组件的至少一部分进行组装的方法，包括：将管芯基板的倒装芯片侧上的区域识别为用于所述管芯基板中包括的部件的底部填充禁区；以及在所述管芯基板上沉积膜阻挡部，以至少覆盖围绕所述底部填充禁区的周界，使得当使用底部填充材料以改进管芯凸块的焊接头可靠性时，防止所述底部填充材料到达所述底部填充禁区。10.根据权利要求9所述的方法，其中，在所述管芯基板上沉积所述膜阻挡部包括在一个或多个层中沉积光刻膜以达到基本上匹配所述管芯基板的所述倒装芯片侧上的多个管芯凸块的高度的厚度，所述多个管芯凸块使得所述管芯基板能够电耦合到载体基板。11.根据权利要求10所述的方法，包括在也覆盖所述底部填充禁区的表面之上沉积所述光刻膜，所述光刻膜将被沉积在所述表面之上，使得沉积在所述表面之上的光刻膜的额
外的宽度足以防止所述底部填充材料在所述光刻膜的额外的宽度底下流动和到达所述底部填充禁区。12.根据权利要求10所述的方法，包括将所述光刻膜沉积为沿围绕所述底部填充禁区的所述周界的壁，所述壁具有足以防止所述底部填充材料在所述壁底下流动和到达所述底部填充禁区的宽度。13.根据权利要求9所述的方法，所述部件包括半导体光放大器，其中，所述管芯基板的所述倒装芯片侧上的被识别为所述底部填充禁区的所述区域是已经发生磷化铟接合以实现所述半导体光放大器的区域。14.一种微电子组件，包括：管芯基板，所述管芯基板包括部件，所述部件在所述管芯...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。