半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，半导体器件的制造方法包括：提供一衬底，所述衬底包括NMOS器件区和PMOS器件区，所述NMOS器件区和所述PMOS器件区的衬底上均形成有栅极结构；形成缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述缓冲层覆盖所述栅极结构；去除所述NMOS器件区上的缓冲层；形成应力层于所述缓冲层上；所述应力层为张应力层时，所述PMOS器件区上的缓冲层厚度大于所述NMOS器件区上的缓冲层厚度；所述应力层为压应力层时，所述NMOS器件区上的缓冲层厚度大于所述PMOS器件区上的缓冲层厚度。本发明专利技术的技术方案使得在提升NMOS器件和PMOS器件中的其中一个器件的性能且避免降低另一器件的性能的同时，还能避免增加芯片制造成本。还能避免增加芯片制造成本。还能避免增加芯片制造成本。

【技术实现步骤摘要】
半导体器件及其制造方法


[0001]本专利技术涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

技术介绍

[0002]目前通常采用应力记忆技术(SMT,Stress Memorization Technology)来提升NMOS器件的电子迁移率和PMOS器件的空穴迁移率。以提升NMOS器件的电子迁移率为例，其步骤包括：在侧墙和源漏离子注入工艺完成之后，在NMOS器件区和PMOS器件区上沉积高张应力的氮化硅层，并通过高温退火工艺将张应力传递给NMOS器件的源漏和栅极而提升NMOS器件的电子迁移率，最后再去除氮化硅层。但是，氮化硅层中的张应力也会传递至PMOS器件的源漏和栅极，会降低PMOS器件的空穴迁移率，从而影响PMOS器件的性能。
[0003]其中，为了使得更多的张应力传递至NMOS器件区中而进一步提升NMOS器件的电子迁移率，会沉积更厚的氮化硅层；但同时会导致更厚的氮化硅层中的张应力传递至PMOS器件区，从而影响PMOS器件的性能。因此，为了提升NMOS器件的性能的同时还能避免降低PMOS器件的性能，在沉积更厚的氮化硅层之后且在高温退火工艺之前，额外增加一道光刻和刻蚀工艺，以去除PMOS器件区上的氮化硅层，仅保留NMOS器件区上的氮化硅层。但是，这种方法会额外增加一道光刻和刻蚀工艺，进而导致增加芯片制造成本。
[0004]因此，如何在提升NMOS器件和PMOS器件中的其中一个器件的性能且避免降低另一器件的性能的同时，还能避免增加芯片制造成本是亟需解决的问题。

技术实现思路
<br/>[0005]本专利技术的目的在于提供一种半导体器件及其制造方法，使得在提升NMOS器件和PMOS器件中的其中一个器件的性能且避免降低另一器件的性能的同时，还能避免增加芯片制造成本。
[0006]为实现上述目的，本专利技术提供了一种半导体器件的制造方法，包括：
[0007]提供一衬底，所述衬底包括NMOS器件区和PMOS器件区，所述NMOS器件区和所述PMOS器件区的衬底上均形成有栅极结构；
[0008]形成缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述缓冲层覆盖所述栅极结构；
[0009]形成应力层于所述缓冲层上；所述应力层为张应力层时，所述PMOS器件区上的缓冲层厚度大于所述NMOS器件区上的缓冲层厚度；所述应力层为压应力层时，所述NMOS器件区上的缓冲层厚度大于所述PMOS器件区上的缓冲层厚度。
[0010]可选地，所述应力层为张应力层时，在形成所述应力层于所述缓冲层上之前，所述半导体器件的制造方法还包括：
[0011]形成第一源极区和第一漏极区于所述NMOS器件区的所述栅极结构两侧的衬底中，形成所述第一源极区和所述第一漏极区与形成所述缓冲层采用同一图案化的光刻胶层为掩膜；
[0012]所述应力层为压应力层时，在形成所述应力层于所述缓冲层上之前，所述半导体器件的制造方法还包括：
[0013]形成第二源极区和第二漏极区于所述PMOS器件区的所述栅极结构两侧的衬底中，形成所述第二源极区和所述第二漏极区与形成所述缓冲层采用同一图案化的光刻胶层为掩膜。
[0014]可选地，所述应力层为张应力层时；
[0015]形成所述缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上的步骤包括：
[0016]形成第一缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述第一缓冲层覆盖所述栅极结构；
[0017]去除所述NMOS器件区上的第一缓冲层；
[0018]形成第二缓冲层于所述NMOS器件区的所述衬底和所述栅极结构上以及所述PMOS器件区的第一缓冲层上；
[0019]或者，形成所述缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上的步骤包括：
[0020]形成缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述缓冲层覆盖所述栅极结构；
[0021]去除所述NMOS器件区上的部分厚度的所述缓冲层。
[0022]可选地，在去除所述NMOS器件区上的第一缓冲层之前或之后，或者，在去除所述NMOS器件区上的部分厚度的所述缓冲层之前或之后，所述半导体器件的制造方法还包括：
[0023]形成第一源极区和第一漏极区于所述NMOS器件区的所述栅极结构两侧的衬底中，其中，形成所述第一源极区和所述第一漏极区与去除所述NMOS器件区上的第一缓冲层或者去除所述NMOS器件区上的部分厚度的所述缓冲层采用同一图案化的光刻胶层为掩膜。
[0024]可选地，在去除所述NMOS器件区上的第一缓冲层之后或者在去除所述NMOS器件区上的部分厚度的所述缓冲层之后，所述半导体器件的制造方法还包括：
[0025]形成第二源极区和第二漏极区于所述PMOS器件区的所述栅极结构两侧的衬底中。
[0026]可选地，所述应力层为压应力层时；
[0027]形成所述缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上的步骤包括：
[0028]形成第一缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述第一缓冲层覆盖所述栅极结构；
[0029]去除所述PMOS器件区上的第一缓冲层；
[0030]形成第二缓冲层于所述PMOS器件区的所述衬底和所述栅极结构上以及所述NMOS器件区的第一缓冲层上；
[0031]或者，形成所述缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上的步骤包括：
[0032]形成缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述缓冲层覆盖所述栅极结构；
[0033]去除所述PMOS器件区上的部分厚度的所述缓冲层。
[0034]可选地，在去除所述PMOS器件区上的第一缓冲层之前或之后，或者，在去除所述PMOS器件区上的部分厚度的所述缓冲层之前或之后，所述半导体器件的制造方法还包括：
[0035]形成第二源极区和第二漏极区于所述PMOS器件区的所述栅极结构两侧的衬底中，其中，形成所述第二源极区和所述第二漏极区与去除所述PMOS器件区上的第一缓冲层或者去除所述PMOS器件区上的部分厚度的所述缓冲层采用同一图案化的光刻胶层为掩膜。
[0036]可选地，在去除所述PMOS器件区上的第一缓冲层之后或者在去除所述PMOS器件区上的部分厚度的所述缓冲层之后，所述半导体器件的制造方法还包括：
[0037]形成第一源极区和第一漏极区于所述NMOS器件区的所述栅极结构两侧的衬底中。
[0038]可选地，所述半导体器件的制造方法还包括：
[0039]执行退火工艺；
[0040]去除所述应力层。
[0041]本专利技术还提供一种半导体器件，包括：
[0042]衬底，所述衬底包括NMOS器件区和PMOS器件区，所述NMOS器件区和所述PMOS器件区的衬底上均形成有栅极结构；
[0043]缓冲层，形成于所述NMOS器件区和所述PMOS器件区的衬底上，且所述缓冲层覆本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供一衬底，所述衬底包括NMOS器件区和PMOS器件区，所述NMOS器件区和所述PMOS器件区的衬底上均形成有栅极结构；形成缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述缓冲层覆盖所述栅极结构；形成应力层于所述缓冲层上；所述应力层为张应力层时，所述PMOS器件区上的缓冲层厚度大于所述NMOS器件区上的缓冲层厚度；所述应力层为压应力层时，所述NMOS器件区上的缓冲层厚度大于所述PMOS器件区上的缓冲层厚度。2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述应力层为张应力层时，在形成所述应力层于所述缓冲层上之前，所述半导体器件的制造方法还包括：形成第一源极区和第一漏极区于所述NMOS器件区的所述栅极结构两侧的衬底中，形成所述第一源极区和所述第一漏极区与形成所述缓冲层采用同一图案化的光刻胶层为掩膜；所述应力层为压应力层时，在形成所述应力层于所述缓冲层上之前，所述半导体器件的制造方法还包括：形成第二源极区和第二漏极区于所述PMOS器件区的所述栅极结构两侧的衬底中，形成所述第二源极区和所述第二漏极区与形成所述缓冲层采用同一图案化的光刻胶层为掩膜。3.如权利要求1所述的半导体器件的制造方法，其特征在于，所述应力层为张应力层时；形成所述缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上的步骤包括：形成第一缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述第一缓冲层覆盖所述栅极结构；去除所述NMOS器件区上的第一缓冲层；形成第二缓冲层于所述NMOS器件区的所述衬底和所述栅极结构上以及所述PMOS器件区的第一缓冲层上；或者，形成所述缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上的步骤包括：形成缓冲层于所述NMOS器件区和所述PMOS器件区的衬底上，且所述缓冲层覆盖所述栅极结构；去除所述NMOS器件区上的部分厚度的所述缓冲层。4.如权利要求3所述的半导体器件的制造方法，其特征在于，在去除所述NMOS器件区上的第一缓冲层之前或之后，或者，在去除所述NMOS器件区上的部分厚度的所述缓冲层之前或之后，所述半导体器件的制造方法还包括：形成第一源极区和第一漏极区于所述NMOS器件区的所述栅极结构两侧的衬底中，其中，形成所述第一源极区和所述第一漏极区与去除所述NMOS器件区上的第一缓冲层或者去除所述NMOS器件区上的部分厚度的所述缓冲层采用同一图案化的光刻胶层为掩膜。5.如权利要求3所述的半导体器件的制造方法，其特征在于，在去除所述NMOS器件区上的第一缓冲层之后或者在去除所述NMOS器件区上的部分厚度的所述缓冲层之后，所述半导体器件的制造方法还包括：形成第二源极区和第二漏极区于所述PMOS器件区的所述栅极结构两侧的衬底中。6.如权利要求1所述的半导体器件的制造方法，其特征在于，所述应力层为压应力层<...

【专利技术属性】
技术研发人员：冯远皓，薛广杰，李乐，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：