形成集成电路器件的方法及通过其形成的集成电路器件技术

提供了集成电路器件和形成该集成电路器件的方法。该方法可以包括提供初步晶体管堆叠，该初步晶体管堆叠包括在衬底上的上牺牲层、在衬底和上牺牲层之间的上有源区、在衬底和上有源区之间的下牺牲层、以及在衬底和下牺牲层之间的下有源区。该方法还可以包括：在下有源区的相应的相反侧表面上形成下源极/漏极区；在下源极/漏极区的第一下源极/漏极区上形成初步覆盖层，初步覆盖层包括半导体材料；将初步覆盖层转变为包括绝缘材料的覆盖层；以及在上有源区的相应的相反侧表面上形成上源极/漏极区。漏极区。漏极区。

【技术实现步骤摘要】
形成集成电路器件的方法及通过其形成的集成电路器件


[0001]本公开总体上涉及电子学领域，更具体地，涉及包括堆叠晶体管的集成电路器件。

技术介绍

[0002]引入了包括堆叠晶体管(诸如互补场效应晶体管(CFET)堆叠)的集成电路器件，以将其面积减小到接近对应非堆叠器件面积的一半。堆叠晶体管包括垂直堆叠的导电元件，在那些堆叠的导电元件之间实现电隔离可能增加制造工艺的难度和复杂性。

技术实现思路

[0003]根据本专利技术构思的一些实施方式，形成集成电路器件的方法可以包括提供初步晶体管堆叠，该初步晶体管堆叠包括在衬底上的上牺牲层、在衬底和上牺牲层之间的上有源区、在衬底和上有源区之间的下牺牲层、以及在衬底和下牺牲层之间的下有源区。该方法还可以包括：在下有源区的相应的相反侧表面上形成下源极/漏极区；在下源极/漏极区的第一下源极/漏极区上形成初步覆盖层，初步覆盖层包括半导体材料；将初步覆盖层转变为包括绝缘材料的覆盖层；以及在上有源区的相应的相反侧表面上形成上源极/漏极区。
[0004]根据本专利技术构思的一些实施方式，形成集成电路器件的方法可以包括提供初步晶体管堆叠，该初步晶体管堆叠包括在衬底上的上牺牲层、在衬底和上牺牲层之间的上有源区、在衬底和上有源区之间的下牺牲层、以及在衬底和下牺牲层之间的下有源区。该方法还可以包括在下有源区的相应的相反侧表面上形成下源极/漏极区、在下源极/漏极区的第一下源极/漏极区上形成覆盖层、以及在上源极/漏极区的相应的相反侧表面上形成上源极/漏极区。覆盖层可以包括绝缘材料。覆盖层可以接触下源极/漏极区的第一下源极/漏极区的表面的一部分，并且可以沿着下源极/漏极区的第一下源极/漏极区的表面的所述部分具有均匀的厚度。
[0005]根据本专利技术构思的一些实施方式，集成电路器件可以包括在衬底上的上晶体管以及在衬底和上晶体管之间的下晶体管。上晶体管可以包括上有源区和接触上有源区的侧表面的上源极/漏极区。下晶体管可以包括下有源区和接触下有源区的侧表面的下源极/漏极区。集成电路器件还可以包括包含绝缘材料的覆盖层。覆盖层可以接触下源极/漏极区的表面的一部分，并且可以沿着下源极/漏极区的表面的所述部分具有均匀的厚度。
附图说明
[0006]图1是根据本专利技术的一些实施方式的形成集成电路器件的方法的流程图。
[0007]图2A、图2B、图3至图11、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B和图18是示出根据本专利技术的一些实施方式的形成集成电路器件的方法的视图。
具体实施方式
[0008]堆叠晶体管可以包括垂直堆叠的下源极/漏极区和上源极/漏极区。可以通过在下源极/漏极区上沉积绝缘层来形成那些源极/漏极区之间的隔离层，然后可以执行蚀刻工艺以部分地去除绝缘层以暴露上晶体管的元件(例如，上晶体管的有源区)。应该精确地控制蚀刻过程以减少缺陷。如果绝缘层被过度蚀刻，则绝缘层可能暴露下源极/漏极区，并且下源极/漏极区可能电连接到随后形成的上源极/漏极。另一方面，如果绝缘层没有被充分蚀刻，则绝缘层可能不暴露上晶体管的元件，因此无法执行使用元件的暴露部分的后续工艺。
[0009]根据本专利技术的示例实施方式，可以在下源极/漏极区和上源极/漏极区之间选择性地形成隔离层。因此，可以省略应该精确控制的蚀刻工艺。
[0010]图1是根据本专利技术的一些实施方式的形成集成电路器件的方法的流程图。图2A、图2B、图3至图11、图12A、图12B、图13A、图13B、图14A、图14B、图15A、图15B、图16A、图16B、图17A、图17B和图18是示出根据本专利技术的一些实施方式的形成集成电路器件的方法的视图。图2A是示出沿着晶体管(例如，图18中的下晶体管LT或上晶体管UT)的沟道长度方向截取的截面的集成电路器件的侧透视图，图2B和图3至图11是示出沿着图2A中的线A
‑
A'截取的截面的侧透视图。图12A、图13A、图14A、图15A、图16A、图17A、图18是示出沿着沟道长度方向截取的截面的侧透视图，图12B、图13B、图14B、图15B、图16B和图17B是示出沿着图12A中的线B
‑
B'截取的截面的侧透视图。
[0011]参照图1，方法可以包括提供初步晶体管堆叠(例如，图12A中的PTS)(方框1000)。初步晶体管堆叠可以通过图2A、图2B和图3至图11所示的工艺形成。
[0012]参照图2A和图2B，可以在衬底10上提供包括交替堆叠的下牺牲层21_L和下有源区22_L的下堆叠LS，可以在下堆叠LS上提供栅极隔离层32，可以在栅极隔离层32上提供包括交替堆叠的上牺牲层21_U和上有源区22_U的上堆叠US。尽管图2A和图2B示出了下堆叠LS和上堆叠US中的每个包括三个牺牲层和两个有源区，但本专利技术不限于此。下堆叠LS和上堆叠US中的每个可以包括任意数量的牺牲层和有源区。
[0013]衬底10可以包括一种或更多种半导体材料，例如Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC和/或InP。在一些实施方式中，衬底10可以是体衬底(例如，体硅衬底)或绝缘体上半导体(SOI)衬底。
[0014]下牺牲层21_L可以包括与下有源区22_L不同的材料，使得下牺牲层21_L可以相对于下有源区22_L具有蚀刻选择性。上牺牲层21_U可以包括与上有源区22_U不同的材料，使得上牺牲层21_U可以相对于上有源区22_U具有蚀刻选择性。例如，下牺牲层21_L和上牺牲层21_U中的每个可以是硅锗层，下有源区22_L和上有源区22_U中的每个可以是硅层。在一些实施方式中，下有源区22_L和上有源区22_U可以包括彼此不同的材料以提高其载流子迁移率。
[0015]在一些实施方式中，下有源区22_L和上有源区22_U中的每个可以是可具有在从1nm至100nm范围内的厚度的纳米片。在一些实施方式中，下有源区22_L和上有源区22_U中的每个可以是可具有在从1nm至100nm范围内的直径的纳米线。
[0016]栅极隔离层32可以包括各种绝缘材料中的一种或更多种。例如，栅极隔离层32可以包括硅氧化物、硅氮化物、硅氮氧化物和/或低k材料。低k材料可以包括例如掺氟的二氧化硅、有机硅酸盐玻璃、掺碳的氧化物、多孔二氧化硅、多孔有机硅酸盐玻璃、旋涂有机聚合
物电介质或旋涂硅基聚合电介质。
[0017]可以在上堆叠US上提供堆叠间隔物31和堆叠覆盖层33。堆叠覆盖层33可以在堆叠间隔物31之间。堆叠间隔物31和堆叠覆盖层33可以包括不同的材料。堆叠间隔物31可以包括例如硅氮化物、硅氮氧化物、硅碳化物和/或硅碳氮化物，堆叠覆盖层33可以包括例如非晶硅和/或多晶硅并且可以可选地包括杂质(例如，硼、铝、镓、铟、磷和/或砷)。在一些实施方式中，堆叠间隔物31可以每个是硅氮化物层，堆叠覆盖层33可以是非晶硅层。
[0018]可以在衬底10上提供虚设堆叠间隔物31d和虚本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成电路器件的方法，所述方法包括：提供初步晶体管堆叠，所述初步晶体管堆叠包括：在衬底上的上牺牲层；在所述衬底和所述上牺牲层之间的上有源区；在所述衬底和所述上有源区之间的下牺牲层；以及在所述衬底和所述下牺牲层之间的下有源区；在所述下有源区的相应的相反侧表面上形成下源极/漏极区；在所述下源极/漏极区的第一下源极/漏极区上形成初步覆盖层，所述初步覆盖层包括半导体材料；将所述初步覆盖层转变为包括绝缘材料的覆盖层；以及在所述上有源区的相应的相反侧表面上形成上源极/漏极区。2.根据权利要求1所述的方法，其中形成所述初步覆盖层包括使用所述下源极/漏极区的所述第一下源极/漏极区作为籽晶层来执行外延生长工艺。3.根据权利要求1所述的方法，其中转变所述初步覆盖层包括对所述初步覆盖层执行氧化工艺和/或氮化工艺。4.根据权利要求3所述的方法，其中执行所述氧化工艺和/或所述氮化工艺包括使用包括氧气、氮气和/或氨气的气体执行等离子体氧化和/或等离子体氮化。5.根据权利要求1所述的方法，其中所述初步覆盖层包括硅层或硅锗层。6.根据权利要求1所述的方法，其中所述覆盖层包括硅氧化物层、硅氮氧化物层、硅氮化物层、硅锗氮化物层或锗氮化物层。7.根据权利要求1所述的方法，其中所述覆盖层在所述下源极/漏极区的所述第一下源极/漏极区的表面上具有均匀的厚度。8.根据权利要求1所述的方法，其中所述下源极/漏极区的所述第一下源极/漏极区和所述初步覆盖层通过使用所述下有源区作为籽晶层的单个外延工艺形成。9.根据权利要求1所述的方法，其中所述初步晶体管堆叠还包括在所述上有源区的所述相应的相反侧表面上的栅极衬垫层，以及所述方法还包括在形成所述上源极/漏极区之前去除所述栅极衬垫层。10.根据权利要求1所述的方法，其中所述初步晶体管堆叠还包括：上内间隔物，接触所述上牺牲层的相应的相反侧表面；以及下内间隔物，接触所述下牺牲层的相应的相反侧表面。11.一种形成集成电路器件的方法，所述方法包括：提供初步晶体管堆叠，所述初步晶体管堆叠包括：在衬底上的上牺牲层；在所述衬底和所述上牺牲层之间的上有源区；在所述衬底和所述上有源区之间的下牺牲层；以及在所述衬底和所述下牺牲层之间的下有源区；在所述下有源区的相应的相反侧表面上形成下源极/漏...

【专利技术属性】
技术研发人员：何铭，河大元，H辛卡，朴宰贤，M萨雷姆，R帕克，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：