半导体装置的制造方法及半导体装置制造方法及图纸

提供能够更适当地进行单片化的半导体装置的制造方法及半导体装置。本实施方式涉及的半导体装置的制造方法包括：在包括设置半导体元件的半导体芯片区域和相邻的所述半导体芯片区域间的分割区域的半导体晶片的所述分割区域中，在所述半导体晶片的基板面的法线方向上多次形成具有交替地层叠的多个第1材料膜和多个第2材料膜的第1层叠体，通过具有比所述第1层叠体的宽度大的宽度的刀片来对所述半导体晶片进行单片化。晶片进行单片化。晶片进行单片化。

【技术实现步骤摘要】
半导体装置的制造方法及半导体装置
[0001]本申请享受以日本特许申请2021
‑
200229号(申请日：2021年12月9日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0002]本实施方式涉及半导体装置的制造方法及半导体装置。

技术介绍

[0003]在半导体装置的制造工序中，有时通过划片(dicing)将形成有半导体元件的晶片(wafer)单片化为半导体芯片(chip)。但是，在划片时有可能产生膜剥落等的划片不良。划片不良有可能对半导体元件产生不良影响，另外，有可能导致成品率的降低。

技术实现思路

[0004]提供一种能够更适当地进行单片化的半导体装置的制造方法及半导体装置。
[0005]本实施方式涉及的半导体装置的制造方法包括：在包括设置半导体元件的半导体芯片区域和相邻的所述半导体芯片区域间的分割区域的半导体晶片的所述分割区域，在所述半导体晶片的基板面的法线方向上多次形成具有交替地层叠的多个第1材料膜和多个第2材料膜的第1层叠体，通过具有比所述第1层叠体的宽度本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置的制造方法，包括：在包括设置半导体元件的半导体芯片区域和相邻的所述半导体芯片区域间的分割区域的半导体晶片的所述分割区域，在所述半导体晶片的基板面的法线方向上多次形成具有交替地层叠的多个第1材料膜和多个第2材料膜的第1层叠体，通过具有比所述第1层叠体的宽度大的宽度的刀片来对所述半导体晶片进行单片化。2.根据权利要求1所述的半导体装置的制造方法，包括：所述刀片以所述刀片的宽度将所述第1层叠体的宽度覆盖的方式通过所述分割区域，由此对所述半导体晶片进行单片化。3.根据权利要求1或者2所述的半导体装置的制造方法，还包括：在所述法线方向上反复执行多次：在所述分割区域形成所述第1层叠体，并且在所述半导体芯片区域形成具有交替地层叠的多个所述第1材料膜和多个所述第2材料膜的第2层叠体，在所述第1层叠体与所述第2层叠体之间形成绝缘膜，以所述刀片的侧面与所述绝缘膜相接的面积变大的方式对所述半导体晶片进行单片化。4.根据权利要求1所述的半导体装置的制造方法，还包括：在所述分割区域形成具有交替地层叠的多个所述第1材料膜和多个所述第2材料膜的第1下部层叠体，并且在所述半导体芯片区域形成具有交替地层叠的多个所述第1材料膜和多个所述第2材料膜的第2下部层叠体，形成在所述法线方向上将所述第2下部层叠体贯通的下部柱状部，在所述第1下部层叠体上形成具有交替地层叠的多个所述第1材料膜和多个所述第2材料膜的第1上部层叠体，并且在所述第2下部层叠体上形成具有交替地层叠的多个所述第1材料膜和多个所述第2材料膜的第2上部层叠体，在所述下部柱状部上形成在所述法线方向上将所述第2上部层叠体贯通的上部柱状部，通过具有比所述第1下部层叠体以及所述第1上部层叠体的宽度大的宽度的所述刀片来对所述半导体晶片进行单片化。5.根据权利要求4所述的半导体装置的制造方法，还包括：在形成了所述上部柱状部之后，将所述第1下部层叠体和所述第1上部层叠体的所述第2材料膜的至少一部分以及所述第2下部层叠体和所述第2上部层叠体...

【专利技术属性】
技术研发人员：大野天颂，关根正贵，谷冈兆，赤羽隆章，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：