芯片单元制造方法、芯片单元、电子装置及晶圆切割方法制造方法及图纸

提出一种芯片单元制造方法、芯片单元、电子装置及晶圆切割方法，涉及芯片制造领域。包括：提供一晶圆，所述晶圆上包括多个芯片制造区域和切割道，所述多个芯片制造区域之间由切割道间隔开；进行芯片制造工艺，以在所述多个芯片制造区域上分别形成芯片；进行切割工艺，所述切割工艺将至少两个相邻的芯片切割为一个芯片单元。可减小芯片单元的占板面积，提高电子装置的功率密度；且互连线较短，可减小由互连线引起的寄生，而提高芯片性能。另外还可节省封装工艺、减少封装材料，因此也可降低成本，同时还可减小由封装引起的寄生，而提高芯片性能。片性能。片性能。

【技术实现步骤摘要】
芯片单元制造方法、芯片单元、电子装置及晶圆切割方法


[0001]本专利技术涉及芯片制造领域，特别涉及一种芯片单元制造方法、芯片单元、电子装置及晶圆切割方法。

技术介绍

[0002]芯片是现代电子装置的核心，如功率半导体器件和电源管理芯片等，均在电子装置中发挥举足轻重的作用，并且数量较大。
[0003]目前芯片主要是基于单晶硅晶圆进行制造的，请参阅图1所示的典型的晶圆俯视图。如图1所示，晶圆100上呈等间距地排列有大量芯片制造区域110至n，其中n为大于110的自然数，芯片制造区域之间由切割道120间隔开。经过芯片制造工艺，在各芯片制造区域上分别形成芯片，然后沿着切割道将各芯片切割开，最后进行封装后再与其它电子器件电连接而构成电子装置。
[0004]随着电力电子技术的发展，有些应用场合的电子装置不断追求更高的功率等级和功率密度，以及更大的电流等级，因此芯片的并联连接、串联连接或串并联连接的应用越来越常见。
[0005]目前，为实现芯片的并联连接、串联连接或串并联连接，常见做法是将图1中经切割、封装工艺后的芯片组装于电路板上本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片单元制造方法，其特征在于，包括：提供一晶圆，所述晶圆上包括多个芯片制造区域和切割道，所述多个芯片制造区域之间由切割道间隔开；进行芯片制造工艺，以在所述多个芯片制造区域上分别形成芯片；进行切割工艺，所述切割工艺将至少两个相邻的芯片切割为一个芯片单元。2.根据权利要求1所述的芯片单元制造方法，其特征在于，还包括互连工艺，用于形成互连线，所述互连线横跨所述芯片单元内的切割道，以将所述芯片单元内的芯片之间形成互连。3.根据权利要求2所述的芯片单元制造方法，其特征在于，所述芯片制造工艺包括所述互连工艺。4.根据权利要求3所述的芯片单元制造方法，其特征在于，所述互连工艺包括：在所述多个芯片制造区域上分别形成至少一个焊盘，所述焊盘之间由第一绝缘介质层间隔开；形成第二绝缘介质层，所述第二绝缘介质层覆盖所述至少一个焊盘、所述第一绝缘介质层及两个相邻的芯片制造区域之间的至少部分的切割道；进行曝光显影工艺，将所述多个芯片制造区域上的所述至少一个焊盘的至少部分露出；形成电互连层，所述电互连层覆盖所述第二绝缘介质层以及所述至少一个焊盘的露出部分，以将至少两个相邻的芯片制造区域上的芯片形成互连。5.根据权利要求4所述的芯片单元制造方法，其特征在于，所述互连工艺集成在所述芯片的线路层制造过程中。6.根据权利要求4所述的芯片单元制造方法，其特征在于，在所述互连工艺与所述切割工艺之间还包括对外连接端子形成工艺，所述对外连接端子用于与至少一电子器件连接。7.根据权利要求6所述的芯片单元制造方法，其特征在于，所述对外连接端子形成工艺包括：形成第三绝缘介质层，所述第三绝缘介质层覆盖所述电互连层；进行曝光显影工艺，将所述电互连层的至少部分露出；形成第一导电材料层，所述第一导电材料层覆盖所述第三绝缘介质层以及露出的所述电互连层；进行刻蚀工艺，将位于所述第三绝缘介质层上的所述第一导电材料层刻蚀掉，保留位于露出的所述电互连层上的所述第一导电材料层；在剩余的所述第一导电材料层上分别形成所述对外连接端子。8.根据权利要求1所述的芯片单元制造方法，其特征在于，在所述芯片制造工艺过程中形成所述芯片单元内...

【专利技术属性】
技术研发人员：卢建，
申请(专利权)人：上海伏达半导体有限公司，
类型：发明
国别省市：