本发明专利技术公开了一种电源装置。例如，多个半导体器件ＤＥＶ［１］～ＤＥＶ［ｎ］中的每一个分别具有触发输入端子ＴＲＧ＿ＩＮ、触发输出端子ＴＲＧ＿ＯＵＴ及将从ＴＲＧ＿ＩＮ输入的脉冲信号延迟并向ＴＲＧ＿ＯＵＴ输出的定时器电路ＴＭ。ＤＥＶ［１］～ＤＥＶ［ｎ］通过本身的ＴＲＧ＿ＩＮ与本身之外的一个半导体器件的ＴＲＧ＿ＯＵＴ连接，相互成环状连接。ＤＥＶ［１］～ＤＥＶ［ｎ］各自分别以来自ＴＲＧ＿ＩＮ的脉冲信号为起点并进行开关动作，并使电流流向与本身对应的电感器Ｌ。另外，通过将开始触发端子ＳＴ设定为地电压ＧＮＤ，ＤＥＶ［１］在启动时仅生成一次所述的脉冲信号。
【技术实现步骤摘要】
本专利技术涉及一种电源装置，例如对于将高电压转换成低电压的开 关电源装置有效的技术。
技术介绍
例如，在专利文献l中，记载了多相降压转换器(buck converter), 其包括并联到共同电容上的n个电感器、分别连接到所述各个电感 器的n个输出开关装置、通过PWM控制来驱动所述各个输出开关装置 的n个相输出装置、及向所述各个相输出装置供给共同的控制信号的 相控制装置(图l)。相控制装置向n个相输出装置供给诸如三角波等 相时序信号或用于确定PWM占空比的PWM控制信号。所述三角波根 据n个相输出装置每一个中的不同的电压电平来判定，并由此生成具 有对于n个相输出装置每一都不同的n个相位(phase)的时序信号(图 12d) 。 n个相输出装置分别在其本身的相位中通过基于所述PWM控 制信号的PWM占空比来驱动对应的输出开关装置。专利文献2中，记载了多相转换器，其包括并联到共同电容上 的n个电感器、分别连接到所述各个电感器的n个晶体管对、通过PWM 控制来分别驱动所述晶体管对的n个相位IC、及向所述各个相位IC供 给共同的控制信号的控制IC (图l、图2)。控制IC生成时钟信号、 phase-out信号(脉沖信号)及为了确定PWM占空比的误差放大器信号 等。第一个相位IC将来自控制IC的phase-out信号作为phase-in信号接收，并在将之延迟一个时钟后作为phase-out信号向第二个相位IC输 出。第二个相位IC将来自所述第一相位IC的phase-out信号作为 phase-in信号来接收，并且在将之延迟一个时钟后作为phase-out信号 向第三个相位IC输出。之后也以同样的方式进行，最后是将来自第n 个相位IC的phase-out信号反馈作为控制IC的phase-in信号。各个相位 IC基于本身的phase-in信号的时序并根据对应于误差放大器信号的 PWM占空比来驱动对应的晶体管对。专利文献3中，记载了一种半导体器件，其中功率晶体管(Power MOSFET)及其驱动电路、向驱动电路传送开关控制信号的控制电路 等装载于一个封装内(图l、图2)。所述半导体器件采用峰值电流控制 方式(图8、图9)，其中，通过反映了来自耦合于功率晶体管的外置 电容器的检测电压的误差放大器信号(判定基准电平)与通过检测流经 功率晶体管的电流并进行电压转换而得到的信号(指示灯(ramp)信 号)进行比较的结果，确定PWM占空比。另外，所述半导体器件内置 了振荡电路并可通过外部端子与其他半导体器件共享所述振荡电路 的输出和所述误差放大器信号等(图17)。非专利文献l中，记载了六相降压转换器，所述六相降压转换器 包括并联到共同电容上的6个电感器、分别连接到所述电感器的6个 晶体管对、通过PWM控制分别驱动所述晶体管对的6个驱动IC、及控 制所述各个驱动IC的控制IC。控制IC包括为了分别检测流经6个电 感器的电流的6对(正极和负极)外部输入端子、分别向6个驱动IC供给 不同位相的PWM信号的6个外部输出端子、以及为了对共同电容器的 设定电压进行外部设定的多个外部输入端子等。《专利文献1》日本特许公表公报特表2005 - 520475号公报 《专利文献2》日本公开特许公报特开2007 - 1353卯号公报 《专利文献3》日本公开特许公报特开2008 - 17620号公报 《非专利文献1》riSL6327 data sheet J ONline、 [2008年2月12日检索〗、Internet < URL: http:〃www.intersil.com/data/fn歷9276.pdf>
技术实现思路
例如，以个人电脑(以下简称PC)等为代表的各种电子设备及电气 设备中， 一般都配备有将作为商用电源的交流电压(如100V等)转换为 所需的直流电压(如12V、 5V、 3. 3V等)的AC/DC转换器(如ATX电源)。 另外，笔记本型PC等还用电池供给特定值的直流电压。例如，PC等 产品中所使用的各种半导体部件需要有稳定的电源电压，有时甚至还 需要多个电源电压值。所以，由所述AC/DC转换器或电池等所产生的 电压是通过降压式DC/DC转换器(降压转换器)来转换成规定的电压及 稳定的电压后才供应给各种半导体产品。这些转换器一般被称为POL(point of load,负载点)转换器等，例如，PC中， 一般被安装在主 板或各种扩展板(图形板(Graphic board )等)上的各种信息处理单元(CPU (中央处理单元)、GPU (图形处理单元)、存储器等)的旁 边。像这类降压转换器中，通常使用可得到高功率效率的开关式的降 压转换器。使用开关式时，降低因开关而产生的紋波电压及支持较大 电流将变得很重要。尤其是对于后者来说，随着负荷电流量的增加， 随之而来的开关晶体管的与导通电阻相关的损耗和发热等都不可忽 视。为了解决上述问题，如专利文献l、 2及非专利文献1中所述，利 用多相位技术，其中将多个电感器并联到共同的电容上，并使电流以 各自不同的相流过各个电感器，是有利的。如果利用多相位技术，则 在理论上，相位数越多，紋波电压就会越少。而且，因为负荷电流量 可以从各个电感器(各开关晶体管)以分散的方式供给，所以可更容易 应对较大电流的问题。另外，由于可以降低电感器的值，所以可实现 高速响应。但是如果利用专利文献l、 2及非专利文献1所述的技术，则必须 总是设置主控IC (专利文献l的相控制装置、专利文献2的控制IC、非专利文献1的控制IC)，并须将多个从IC连接到它。因此，在安装面 积及IC成本等方面，无法降低成本。例如，利用非专利文件l所述的 技术，在实现具有比6相更少的相位的多相位电源时，那些为了实现 余下的相的电路就浪费了。另一方面，例如如果利用专利文献l、 2所 述的技术，虽然只需提供与所期望实现的相位数对应的从IC，但还需 另外设置主控IC。所以，要实现的相位数越少性价比就越低。特别是， 在笔记本型PC或各种移动通信设备等等中，由于安装面积有限，所以 所安装的部件的及安装部件间的互连布线也优选尽可能少。因此，本专利技术的目的之一是提供一种能够低成本实现多相位电源 的电源装置。另外，根据本说明书的描述及附图将明了本专利技术的上述 目的及其他目的以及新颖的特征。下面，简要说明关于本专利申请中所公开的专利技术中具有代表 性的实施方式的概要。根据本专利技术的一个实施方式的电源装置，包括多个半导体器件、 分别与所述多个半导体器件耦合的多个电感器、及共同耦合到所述多 个电感器的输出电容器。每个半导体器件包括第一输入端子、第一 输出端子、延迟从第一输入端子输入的触发脉冲信号并将其向第一输 出端子传送的第一电路、以及将所述触发脉冲信号作为起点对内置晶 体管进行开关控制并向对应的电感器提供电流的控制电路。这些半导 体器件特征在于它们通过将其本身的第一输出端子与除本身以外的 任何一个半导体器件的第一输入端子耦合而相互以环状耦合，由此进 行多相位电源操作。利用上述配置，无需像现有技术中那样设置主控IC,因此可实 现低成本的多相位电源操作。需注意，更具体的，为了使上述配置实 现多相位电源操作，例如，多个半导体器件中的任何一个须在启动期 本文档来自技高网...
【技术保护点】
一种电源装置，其特征在于，包括： 多个半导体器件； 分别耦合到所述多个半导体器件的多个电感器；及 共同耦合到所述多个电感器的输出电容器； 其中，所述多个半导体器件分别包括： 电源输入端子，被输入外部电源电压； 地电压端子，被输入地电源电压； 开关端子，与所述多个电感器中的与其本身对应的电感器耦合； 第一输入端子，被输入第一脉冲输入信号； 第一电路，接收所述第一脉冲输入信号并在经过第一延迟时间后生成第一脉冲输出信号； 第一输出端子，输出所述第一脉冲输出信号； 晶体管，将所述开关端子耦合到所述电源输入端子或所述地电压端子；以及 控制电路，以所述第一脉冲输入信号为起点控制所述晶体管的导通／截止； 其中，所述多个半导体器件以自身的第一输出端子 与除自身以外的任何一个半导体器件的第一输入端子耦合，从而彼此环状耦合。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：工藤良太郎，長泽俊夫，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。