【技术实现步骤摘要】
一种基于步进LDO校正DTC延迟步进的方法及装置
[0001]本专利技术涉及集成电路
,尤其涉及一种基于步进LDO校正DTC延迟步进的方法及装置。
技术介绍
[0002]在锁相环设计中,特别是数字锁相环设计中,会用到数字时间转换器(DTC,Digital to Time Converter)。
[0003]公开号为CN111900977B的专利技术专利公开了一种对锁相环的数字时间转换器进行快速增益校准的电路,属于模拟集成电路设计
本专利技术由数字时间转换器、误差测量模块、增益校准模块、数字控制器、鉴频鉴相器、电荷泵、压控振荡器以及分频器组成。本专利技术电路,其中的误差测量器可以给增益校准模块提供多比特的误差信号,将该时间数字转换器设定为输出4位二进制表示的误差信号,该误差信号一方面作为积分器的输入,另一方面又作为误差取出器的输出,误差信号不仅可以表示时间放大器的两个输入信号的领先/落后状态,还可以表示具体的领先/落后量的大小,相当于给LMS校准模块提供了更多的信息,从而加速了模拟锁相环的LMS校准过程,从而大大提升模拟锁相环的校准速度。
[0004]公开号为CN112803944A的专利技术专利申请公开了一种数字时间转换器校准方法、装置、数字锁相环及电子设备。本专利技术的数字时间转换器校准方法、装置、数字锁相环及电子设备,根据所述参考相位的小数部分和所述分数相位误差获取分辨率偏差;根据所述分辨率偏差获取增益因子;根据所述增益因子对所述参考相位的小数部分进行增益处理,生成所述延迟控制信号, ...
【技术保护点】
【技术特征摘要】
1.一种基于步进LDO校正DTC延迟步进的方法,其特征在于,包括以下步骤:S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡,则所述数字时间转换器的延迟将在应用范围内随电压或电流单调变化;S2.通过步进LDO电路输出最小的工作电压VDD至所述数字时间转换器,并通过改变所述数字时间转换器的延迟控制信号,得到延迟控制关闭和打开时的工作频率;S3.将所述锁相环电路中已知频率的参考时钟作为定时器,在预设时间长度内对所述数字时间转换器的输出进行定时计数,得到当前工作电压VDD下所述数字时间转换器在延迟控制关闭和打开时的计数器值K1,K2;S4.通过数据处理和计算电路根据已知的参考时钟周期T
ref
和所述计数器值K1,K2计算得到所述数字时间转换器的步进精度T
step
;S5.通过快慢判断电路判断所述步进精度T
step
相比于预设值是偏大还是偏小,若偏大,则通过所述步进LDO电路按预设增量升高所述工作电压VDD,并跳转至步骤S4;若偏小,则当前工作电压VDD即为目标值;S6.通过通路控制将所述数字时间转换器之间的负反馈连接断开,恢复默认通路,并通过所述步进LDO电路输出对应的工作电压VDD至所述数字时间转换器,使其步进精度T
step
在预设范围内。2.根据权利要求1所述的基于步进LDO校正DTC延迟步进的方法,其特征在于,所述步进LDO电路包括参考电压产生电路和低压差线性稳压器,所述参考电压产生电路的信号输入端电连接所述快慢判断电路的信号输出端,所述参考电压产生电路的信号输出端电连接所述低压差线性稳压器的信号输入端,所述低压差线性稳压器的信号输出端电连接所述数字时间转换器的信号输入端。3.根据权利要求2所述的基于步进LDO校正DTC延迟步进的方法,其特征在于,步骤S5中,若通过快慢判断电路判断出所述步进精度T
step
相比于预设值偏大,则通过所述参考电压产生电路控制所述低压差线性稳压器按预设增量升高所述工作电压VDD,并跳转至步骤S4;否则,说明当前工作电压VDD即为目标值,保存所述参考电压产生电路的控制值。4.根据权利要求3所述的基于步进LDO校正DTC延迟步进的方法,其特征在于,步骤S6中,通过通路控制将所述数字时间转换器之间的负反馈连接断开,恢复默认通路后,利用所述参考电压产生电路的控制值控制所述低压差线性稳压器输出对应的工作电压VDD至所述数字时间转换器,使其步进精度T
step
在预设范围内。5.根据权利要求1
‑
4任一项所述的基于步进LDO校正DTC延迟步进的方法,其特征在于,步骤S4中,所述步进精度T
step
的计算方法包括:T
step
=(T
delay1
‑
T
delay0
)/(2*N)其中,T
delay0
=(M*T
ref
)/K1,T
delay1
=(M*T
【专利技术属性】
技术研发人员:蹇俊杰,
申请(专利权)人:成都电科星拓科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。