校准方法、校准装置及多相时钟电路制造方法及图纸

本申请提供一种校准方法、校准装置及多相时钟电路。所述方法包括：按照第一预设规则分别选通多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及分别选通一相应时钟信号作为相应的辅时钟信号；按照第二预设规则分别选通多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及分别选通一相应时钟信号作为相应的辅时钟信号；获取第一预设规则和第二预设规则下各主时钟信号与相应的辅时钟信号之间的时间差；根据时间差确定各主时钟信号的延迟调整量，并根据延迟调整量获取多相位时钟信号之间的相位误差；根据相位误差获取多相位时钟信号的校准量。基于所述校准方法得到的相位校准量可以对多相位时钟信号进行校准。进行校准。进行校准。

【技术实现步骤摘要】
校准方法、校准装置及多相时钟电路


[0001]本申请属于电子电路领域，特别是涉及一种校准方法、校准装置及多相时钟电路。

技术介绍

[0002]在典型的多相时钟电路中，多相位时钟信号通常从PLL(Phase Locked Loop，锁相环)输出并经多路选择器后驱动后级电路，以满足后级电路的时钟需求。然而，专利技术人在实际应用中发现，由于时钟树和物理实现的差异，时钟最终输出的相位差与参考相位差之间存在误差。因此，如何对多相时钟电路进行相位差校准已成为相关领域技术人员亟需解决的技术问题之一。

技术实现思路

[0003]鉴于以上所述现有技术的缺点，本申请的目的在于提供一种校准方法、校准装置及多相时钟电路，用于解决现有技术中存在的上述问题。
[0004]为实现上述目的及其他相关目的，本申请的第一方面提供一种校准方法，所述校准方法包括：按照第一预设规则分别选通多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及分别选通一相应时钟信号作为相应的辅时钟信号，所述第一预设规则下各主时钟信号与相应的辅时钟信号之间的参考相位差为第一预设值；按照第二预设规则分别选通所述多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及分别选通一相应时钟信号作为相应的辅时钟信号，所述第二预设规则下各主时钟信号与相应的辅时钟信号之间的参考相位差为第二预设值，其中所述第一预设值不等于所述第二预设值；获取所述第一预设规则和所述第二预设规则下各主时钟信号与相应的辅时钟信号之间的时间差；根据所述时间差确定各主时钟信号的延迟调整量，并根据所述延迟调整量获取所述多相位时钟信号之间的相位误差；根据所述相位误差获取所述多相位时钟信号的校准量。
[0005]于所述第一方面的一实施例中，根据所述时间差确定各主时钟信号的延迟调整量，包括：根据所述时间差获取所述时间差对应的频率信号；根据所述频率信号获取各主时钟信号的延迟调整量。
[0006]于所述第一方面的一实施例中，根据所述延迟调整量获取所述多相位时钟信号之间的相位误差的方法为：其中，Δt(k+1,k)为第k相位时钟信号与第(k+1)相位时钟信号之间的相位误差，m+1为多相位时钟信号的相位数量，c
A
(n)为第n相位时钟信号在所述第一预设规则下的延迟调整量，c
B
(n)为第n相位时钟信号在所述第二预设规则下的延迟调整量。
[0007]于所述第一方面的一实施例中，根据所述相位误差获取所述多相位时钟信号的校准量的方法为：其中，c(k)为第k相位时钟信号的校准量。
[0008]于所述第一方面的一实施例中，所述第一预设值为2
×
π/(m+1)，所述第二预设值为4
×
π/(m+1)，其中，m+1为所述多相位时钟信号的相位数量。
[0009]本申请的第二方面提供一种校准装置，包括：主选择器，用于接收多相位时钟信号并在控制器的控制下从所述多相位时钟信号中选择一相位时钟信号输出作为主时钟信号；辅选择器，用于接收所述多相位时钟信号并在所述控制器的控制下从所述多相位时钟信号中选择一相应相位时钟信号输出作为辅时钟信号，其中所述主时钟信号与所述辅时钟信号的参考相位差为预设值，且所述预设值为不等于0的值；时间差获取模块，用于接收所述主时钟信号和所述辅时钟信号并获取所述主时钟信号与所述辅时钟信号之间的时间差；控制器，与所述主选择器、所述辅选择器和所述时间差获取模块相连，用于根据所述主时钟信号与所述辅时钟信号之间的时间差确定对所述主时钟信号的延迟调整量；延迟调整模块，与所述主选择器和所述控制器相连，用于根据所述延迟调整量对所述主时钟信号的延迟进行调整，使得所述主时钟信号和所述辅时钟信号之间的相位差等于或接近于所述预设值。
[0010]于所述第二方面的一实施例中，所述控制器进一步用于按照第一预设规则控制所述主选择器分别选通所述多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及控制所述辅选择器分别选通一相应时钟信号作为相应的辅时钟信号，并按照第二预设规则控制所述主选择器分别选通所述多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及控制所述辅选择器分别选通一相应时钟信号作为相应的辅时钟信号；其中，所述第一预设规则下各主时钟信号与相应的辅时钟信号之间的参考相位差为第一预设值，所述第二预设规则下各主时钟信号与相应的辅时钟信号之间的参考相位差为第二预设值，所述第一预设值与所述第二预设值不同；所述时间差获取模块获取第一预设规则和第二预设规则下各主时钟信号与相应的辅时钟信号之间的时间差，所述控制器基于所述时间差确定各主时钟信号的延迟调整量，根据所述延迟调整量获得所述多相位时钟信号之间的相位误差，并根据所述相位误差获取所述多相位时钟信号的校准量。
[0011]于所述第二方面的一实施例中，所述校准装置还包括频率转化模块；所述频率转化模块，连接在所述时间差获取模块和所述控制器之间，用于接收主时钟信号与相应的辅时钟信号之间的时间差，并根据所述时间差获取所述时间差对应的频率信号；所述控制器根据所述频率信号获取各主时钟信号的延迟调整量。
[0012]于所述第二方面的一实施例中，所述控制器具体用于根据以下公式获得所述多相位时钟信号之间的相位误差：其中，Δt(k+1,k)为第k相位时钟信号与第(k+1)相位时钟信号之间的相位误差，m+1为所述多相位时钟信号的相位数量，c
A
(n)为第n相位时钟信号在第一预设规则下的延迟调整量，c
B
(n)为第n相位时钟信号在第二预设规则下的延迟调整量。
[0013]于所述第二方面的一实施例中，所述控制器具体用于根据以下公式获取所述多相位时钟信号的校准量：其中，c(k)为第k相位时钟信号的校准量。
[0014]于所述第二方面的一实施例中，所述延迟调整模块连接在所述主选择器的输出端
与时间差获取模块的输入端之间。
[0015]于所述第二方面的一实施例中，所述多相位时钟信号中的每一相位时钟信号与所述主选择器的相应的输入端之间各连接一个所述延迟调整模块。
[0016]于所述第二方面的一实施例中，所述第一预设值为2
×
π/(m+1)，所述第二预设值为4
×
π/(m+1)，其中，m+1为多相位时钟信号的相位数量。
[0017]本申请的第三方面提供一种多相时钟电路，所述多相时钟电路包括：时钟信号产生电路，用于产生多相位时钟信号；主选择器，用于接收所述多相位时钟信号并在控制器的控制下从所述多相位时钟信号中选择一相位时钟信号输出作为主时钟信号；辅选择器，用于接收所述多相位时钟信号并在所述控制器的控制下从所述多相位时钟信号中选择一相应相位时钟信号输出作为辅时钟信号，其中所述主时钟信号与所述辅时钟信号的参考相位差为预设值，且所述预设值为不等于0的值；时间差获取模块，用于接收所述主时钟信号和所述辅时钟信号并获取所述主时钟信号与所述辅时钟信号之间的时间差；控制器，与所述主选择器、所述辅选择器和所述时间差获取模块相连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种校准方法，其特征在于，所述校准方法包括：按照第一预设规则分别选通多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及分别选通一相应时钟信号作为相应的辅时钟信号，所述第一预设规则下各主时钟信号与相应的辅时钟信号之间的参考相位差为第一预设值；按照第二预设规则分别选通所述多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及分别选通一相应时钟信号作为相应的辅时钟信号，所述第二预设规则下各主时钟信号与相应的辅时钟信号之间的参考相位差为第二预设值，其中所述第一预设值不等于所述第二预设值；获取所述第一预设规则和所述第二预设规则下各主时钟信号与相应的辅时钟信号之间的时间差；根据所述时间差确定各主时钟信号的延迟调整量，并根据所述延迟调整量获取所述多相位时钟信号之间的相位误差；根据所述相位误差获取所述多相位时钟信号的校准量。2.根据权利要求1所述的校准方法，其特征在于，根据所述时间差确定各主时钟信号的延迟调整量，包括：根据所述时间差获取所述时间差对应的频率信号；根据所述频率信号获取各主时钟信号的延迟调整量。3.根据权利要求1所述的校准方法，其特征在于，根据所述延迟调整量获取所述多相位时钟信号之间的相位误差的方法为：其中，Δt(k+1,k)为第k相位时钟信号与第(k+1)相位时钟信号之间的相位误差，m+1为多相位时钟信号的相位数量，c
A
(n)为第n相位时钟信号在所述第一预设规则下的延迟调整量，c
B
(n)为第n相位时钟信号在所述第二预设规则下的延迟调整量。4.根据权利要求3所述的校准方法，其特征在于，根据所述相位误差获取所述多相位时钟信号的校准量的方法为：其中，c(k)为第k相位时钟信号的校准量。5.根据权利要求1所述的校准方法，其特征在于：所述第一预设值为2
×
π/(m+1)，所述第二预设值为4
×
π/(m+1)，其中，m+1为所述多相位时钟信号的相位数量。6.一种校准装置，其特征在于，包括：主选择器，用于接收多相位时钟信号并在控制器的控制下从所述多相位时钟信号中选择一相位时钟信号输出作为主时钟信号；辅选择器，用于接收所述多相位时钟信号并在所述控制器的控制下从所述多相位时钟信号中选择一相应相位时钟信号输出作为辅时钟信号，其中所述主时钟信号与所述辅时钟信号的参考相位差为预设值，且所述预设值为不等于0的值；时间差获取模块，用于接收所述主时钟信号和所述辅时钟信号并获取所述主时钟信号
与所述辅时钟信号之间的时间差；控制器，与所述主选择器、所述辅选择器和所述时间差获取模块相连，用于根据所述主时钟信号与所述辅时钟信号之间的时间差确定对所述主时钟信号的延迟调整量；延迟调整模块，与所述主选择器和所述控制器相连，用于根据所述延迟调整量对所述主时钟信号的延迟进行调整，使得所述主时钟信号和所述辅时钟信号之间的相位差等于或接近于所述预设值。7.根据权利要求6所述的校准装置，其特征在于，所述控制器进一步用于按照第一预设规则控制所述主选择器分别选通所述多相位时钟信号中的每一相位时钟信号作为分别的主时钟信号以及控制所述辅选择器分别选通一相应时钟信号作为相应的辅时钟信号，并按照第二预设规则控制所述主选择器分别选通所述多相位时...

【专利技术属性】
技术研发人员：韦康，张亮，
申请(专利权)人：澜起科技股份有限公司，
类型：发明
国别省市：