一种高电压电流金属氧化物半导体电路结构制造技术

一种应用于实现高电压高电流金属氧化物半导体电路结构，包括：一深－Ｎ井、一位于ＮＷＤ之内的Ｐ井、多个位于ＮＷＤ与ＰＷ之内的ｎ＋掺杂区以及ｐ＋掺杂区、多个场效氧化区、一连接至一该掺杂区的基体、一连接至一掺杂区的源极、一连接至一掺杂区的漏极、及一位于源极与漏极之间的栅极，其中，半导体结构的上视图中的所有区域，包括该ＮＷＤ、ＰＷ、ＦＯＸ、ｎ＋掺杂区与ｐ＋掺杂区，不限定于任何特定形状，但呈现相互包围环绕的向外辐射的状态，且与基体连接的掺杂区为与源极连接的掺杂区所环绕，再依序由内向外分别被，与该栅极连接的掺杂区、ＦＯＸ区、与漏极连接的掺杂区所包围，因此上视图呈现一环环围绕的重叠区域，并且使得电流能从源极以向外辐射方式流向漏极。

【技术实现步骤摘要】

本专利技术是有关一种高压金属氧化物半导体(Metal-Oxide-Semiconductor，M0S) 电路的结构，尤指一种用于高电压高电流的M0S电路的结构。
技术介绍
由于电子产品轻薄短小的趋势，使得以半导体电路为主的电子产品不断地进步。 由于越来越多的半导体装置需要在高压与高电流的情况下操作，对半导体产业而言，在已 经克服了高电压的限制后，下一步面对的挑战就是如何达到高输出电流。一般而言，已知的金属氧化物半导体(Metal-Oxide-Semiconductor，M0S)电路的 结构通常呈现一种正交性(orthogonal-based)的电路布局(layout)。换言之，半导体结构 的区块，例如，n-井、氧化层、金属层、poly层、P+掺杂区、n+掺杂区等，在上视图中皆呈现 方形、矩形或衔接的方形与矩形等。而且，上述各区块皆呈现正交的布局方式。举例来说，图1所呈现的是已知的高压PM0S晶体管的半导体结构的一实施例的上 视图及其对应的剖面图。图1的上半部显示该半导体结构的上视图，而下半部则是对应的 剖面图。如图1所示，已知的高压PM0S晶体管的半导体结构包括一深-N井(de印N本文档来自技高网...

【技术保护点】
一种高电压高电流金属氧化物半导体电路结构，包括：一深－Ｎ井；一Ｐ井位于该深－Ｎ井之内；多个掺杂区，位于该深－Ｎ井与该Ｐ井之内，还包括，ｎ＋掺杂区以及Ｐ＋掺杂区；多个场效氧化区；一基体，连接至一该掺杂区；一源极，连接至一该掺杂区；一漏极，连接至一该掺杂区；及一栅极，位于该源极与该漏极之间；其中，该半导体结构的上视图中的所有区域，包括该深－Ｎ井、该Ｐ井、该场效氧化区、该ｎ＋掺杂区与该ｐ＋掺杂区，不限定于任何特定形状，但呈现相互包围环绕的向外辐射的状态，且与该基体连接的该掺杂区是为与该源极连接的该掺杂区所环绕，再依序由内向外分别被，与该栅极连接的该掺杂区、该场效氧化区、与该漏极连接的该掺杂区所包围，...

【技术特征摘要】

【专利技术属性】
技术研发人员：范秉尧，谢明易，廖作祥，陈茂华，
申请(专利权)人：宏海微电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]