高速高密度铁电存储器及其制备方法和应用技术

本发明专利技术公开了一种高速高密度铁电存储器及其制备方法和应用，属于半导体存储器领域。该存储器由多个存储单元排成阵列，且存储单元阵列两侧由实质上正交的字线和位线相连，本发明专利技术的存储单元采用顶电极、变容介质层、中间金属层、铁电介质层和底电极叠加结构，在电学上等同于一个铁电电容与一个变容选择器串联，通过调控存储单元分压关系来降低未选中单元中铁电电容的分压，使其扰动降低；并且利用电容串联降低了存储单元的RC延迟，提升存储器访问速度。因此，本发明专利技术在没有增加额外面积开销的情况下降低了未选中单元的扰动，提升了存储器的存储窗口，并降低了存储器的误码率，提升了存储器访问速度。存储器访问速度。存储器访问速度。

【技术实现步骤摘要】
高速高密度铁电存储器及其制备方法和应用


[0001]本专利技术涉及半导体存储器领域，特别涉及一种高速高密度铁电存储器。

技术介绍

[0002]随着电子信息技术的不断推进，对低功耗、大容量的存储器需求不断上升。传统闪存存储器(Flash)利用电荷存储原理，采用热电子注入与FN隧穿的擦写方式，带来较大的功耗和较长的擦写时间；而传统动态随机存储器(DRAM)则由于晶体管漏电，导致存储器保持时间较短，需要高频刷新，带来较大的动态功耗。如今，随着智能物联网，人工智能与大数据的不断发展，这些问题将变得愈发严重。
[0003]铁电介质材料由于其存在非对称晶格结构，材料整体表现为具有可以由电场控制的自发极化电荷，且极化翻转速度取决于晶格弛豫时间，因此基于铁电材料设计的存储器具有低功耗与高速的优势。然而基于钙钛矿结构的传统铁电材料(例如PZT、BTO等)由于组分复杂，CMOS工艺兼容性低；且尺寸效应明显，无法在先进工艺节点中集成，导致基于传统铁电材料的存储器只在某些特殊的边缘应用中发挥作用。
[0004]近年来，研究者发现CMOS兼容的氧化铪(HfO2)薄膜在特定的掺杂、应力与退火条件下可以诱导出铁电性，一举打破了铁电材料器件难以集成与微缩性差的桎梏。在不同种类的氧化铪基铁电存储器中，基于铁电电容的交叉点阵存储器具有较高的存储密度，可以实现数据的高速读写，且具有良好的保持性与较低的功耗，有望成为传统DRAM的替代品。然而随着进一步的研究发现，HfO2基铁电材料具有多晶多畴的特性，且其铁电畴的矫顽场分布较宽，导致在阵列中对选中单元进行写入与读出操作时，未选中单元受到的扰动十分明显，容易造成严重的比特翻转问题。在现有技术中，将阻变器件与铁电晶体管的栅极串联，利用阻变器件不同电压下的电阻不同，增大未选中单元栅端的RC延迟从而降低等效栅极扰动电压；但这种针对铁电晶体管的抗扰动方案并未充分考虑半导体电容不同电压下会发生改变的特点，而且将阻变器件串联的方式也会增大选中单元的RC延迟，降低存储器的访问速度。因此，实现高速低扰动的铁电交叉点阵存储器成为一个亟待解决的问题。

技术实现思路

[0005]本专利技术的目的在于提出一种高速高密度铁电存储器，具有更低的误码率，且该存储器具有更大的存储窗口。
[0006]本专利技术具体的技术方案如下：
[0007]一种基于交叉点阵结构的铁电电容存储器，其特征在于，该存储器由多个存储单元排成阵列，且存储单元阵列两侧由实质上正交的字线和位线相连；所述存储单元为多层材料堆叠而成，从上到下依次为顶电极、变容介质层、中间金属层、铁电介质层和底电极，通过对字/位线同时施加正/负半选电压，同时连接该字/位线的存储单元可以完成读写操作。
[0008]本专利技术存储单元的结构采用顶电极、变容介质层、中间金属层、铁电介质层和底电极，在电学上等同于一个铁电电容与一个变容选择器串联；当施加在存储单元上的电压未
超过一定限度时，该变容选择器处于低电容态，当电压够高，金属原子发生迁移并且在变容介质层中构成金属细丝，降低极板等效间距，可以大幅度提高变容选择器的电容值；所述铁电介质层具有可被外加电压翻转的自发极化强度，可实现数据的非易失存储。
[0009]当通过对某一对字/位线同时施加正/负半选电压时，同时连接该字/位线的存储单元接受两倍半选电压，即满摆幅电压，此存储单元则为选中的存储单元，其变容选择器变为高电容态，大部分电压降在铁电电容上，促使铁电电容自发极化发生翻转，即选中存储单元完成读写操作；其他连接对应字/位线的存储单元为被扰动存储单元，受到一倍半选电压的影响，被扰动存储单元上施加的电压不能使其变容选择器变为高电容态，因此被扰动存储单元的大部分电压降在低电容态的变容选择器上，从而降低了被扰动存储单元中铁电电容的电压降，减少半选电压对被扰动存储单元带来的扰动。
[0010]上述存储器单元中顶电极为容易在介质层中发生电迁移的材料，优选Ag；为了能够在退火时提供足够应力使铁电介质层形成铁电结晶，中间金属层和底电极可选自下列：TiN、TaN、Pt、Mo、Ru、W等。所述变容介质层为：基于HfO2或TaO
x
等可以产生变容效应的介质材料，且具有SiO2等金属阻挡插层以避免导通；所述铁电介质层：采用钙钛矿型铁电(PZT，BFO，SBT)、铁电聚合物(P(VDF
‑
TrFE))等传统铁电材料或基于HfO2在特定处理(掺杂、应力、退火等)下产生铁电性的新型铁电材料。上述基于交叉点阵的铁电电容存储器，电极的厚度优选为10～100nm；变容介质层与铁电介质层厚度优选为8～15nm。
[0011]本专利技术进一步提供包括上述交叉点阵铁电电容存储器的电子设备。
[0012]本专利技术交叉点阵铁电电容存储器的有益效果：
[0013]当访问交叉点阵结构的铁电电容存储器中的某个存储单元时，对应的在该存储单元所在字/位线分别施加正、负半选电压，则选中存储单元受到满摆幅电压(两倍半选电压)，使该存储单元的变容选择器变为高电容态，使大部分电压降在该存储单元的铁电电容上，使其发生铁电极化翻转，完成读写操作；而相同字/位线相连的被扰动存储单元，则被施加了一倍半选电压，使该存储单元的变容选择器维持低电容态，使大部分电压降在该存储单元的变容选择器上，降在铁电电容的电压降低，减少了半选电压对铁电电容中存储信息的扰动，降低了存储器误码率，并且提升了存储窗口。且由于存储单元由两个电容器件串联而成，整体电容值较低，因此访问存储器时的RC延迟较低，可以提升存储器的访问速度。与传统交叉点阵铁电电容存储器相比，本专利技术的存储器具有更小的读写扰动，更低的误码率且有更大的存储窗口。
附图说明
[0014]图1是本专利技术实施例基于变容选择器的交叉点阵铁电电容存储器示意图。
[0015]图中：
[0016]1——衬底Substrate2——字线BitLine,BL
[0017]3——位线WordLine,WL4——存储单元StorageCell,SC
[0018]图2是本专利技术实施例的单一存储单元截面示意图。
[0019]图中：
[0020]5——顶电极TopElectrode,TE6——变容介质层UpperDielectric,UD
[0021]7——中间金属层MiddleElectrode,ME8——铁电介质层LowerDielectric,LD
[0022]9——底电极Bottom Electrode,BE
具体实施方式
[0023]下面结合附图，通过实施例对本专利技术做进一步说明。
[0024]如图1所示，本实施例提供一种交叉点阵铁电电容存储器，该存储器由多个存储单元排成阵列，且存储单元阵列两侧由实质上正交的字线和位线相连。其中，如图2所示，每个存储单元从顶到底由顶电极TE、变容介质层UD、中间金属层ME、铁电介质层LD、底电极BE构成，其中顶电极层优选Ag；中间金属层与底电极采用TiN、TaN、Pt、Mo、Ru、W等本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种交叉点阵铁电电容存储器，其特征在于，该存储器由多个存储单元排成阵列，且存储单元阵列两侧由实质上正交的字线和位线相连，所述存储单元为多层材料堆叠而成，从上到下依次为顶电极、变容介质层、中间金属层、铁电介质层和底电极，通过对字/位线同时施加正/负半选电压，同时连接该字/位线的存储单元完成读写操作。2.如权利要求1所述的交叉点阵铁电电容存储器的存储单元，其特征在于，所述变容介质层采用基于HfO2或TaO
x
产生变容效应的介质材料与SiO2金属阻挡插层的组合。3.如权利要求1所述的交叉点阵铁电电容存储器的存储单元，其特征在于，所述铁电介质层采用钙钛矿型铁电材料、铁电聚合物材料或基于HfO2在处理后产生铁电性的铁电材料。4.如权利要求1所述的交叉点阵铁电电容存储器的存储单元，其特征在于，所述顶电极采用Ag。5.如权利要求1所述的交叉点阵铁电电容存储器的存储单元，其特征在于，所述中间金属层和底电极采用TiN、TaN、Pt、Mo、Ru或W。6.如权利要求1所述的交叉点阵铁电电容存储器的存储单元，其特征在...

【专利技术属性】
技术研发人员：黄芊芊，符芷源，黄如，
申请(专利权)人：北京大学，
类型：发明
国别省市：