具有基于氮化物的铁电材料的存储器器件制造技术

本公开内容的实施例涉及先进集成电路结构制造，并且特别地，涉及具有基于氮化物的铁电材料的存储器器件。也公开或要求保护了其他实施例。实施例。实施例。

【技术实现步骤摘要】
具有基于氮化物的铁电材料的存储器器件


[0001]本公开内容的实施例属于先进集成电路结构制造领域，并且特别地，属于具有基于氮化物的铁电材料的存储器器件的领域。

技术介绍

[0002]在过去的几十年里，集成电路中特征的缩小已经成为不断增长的半导体工业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限基板面积(real estate)上增加功能单元的密度。例如，缩小晶体管尺寸允许在芯片上并入更多数量的存储器或逻辑器件，从而有助于制造具有增加容量的产品。然而，对越来越大容量的驱动并不是没有问题。优化每个器件的性能的必要性变得日益重要。
[0003]常规和当前已知的制造工艺中的变化性可能会限制将它们进一步扩展到10纳米节点或亚10纳米节点范围的可能性。因此，未来技术节点所需的功能部件的制造可能要求在当前制造工艺中引入新方法或整合新技术，或者用其取代当前制造工艺。
[0004]在集成电路器件的制造中，随着器件尺寸持续按缩小，多栅极晶体管(例如，三栅极晶体管)已经变得更加普遍。三栅极晶体管一般地制造在体硅衬底或绝缘体上硅衬底上。在一些情况下，优选体硅衬底，因为它们的成本较低并且与现有的高产量的体硅衬底基础设施兼容。
[0005]然而，缩小多栅极晶体管并非没有后果。随着微电子电路系统的这些基本构建块的尺寸减小，以及随着在给定区域中制造的基本构建块的绝对数量增加，对用于制造这些构建块的半导体工艺的约束已变得难以承受。
附图说明
[0006]图1A和1B示出了根据本公开内容的各种实施例的存储器器件的集成电路(IC)结构的截面图。
[0007]图2示出了根据本公开内容的各种实施例的计算设备的示例。
[0008]图3示出了包括本公开内容的一个或多个实施例的中介层的示例。
具体实施方式
[0009]在以下描述中，描述具有基于氮化物的铁电材料的存储器器件。在下面的描述中，阐述了许多具体细节，例如具体集成及材料体系，以便提供对本公开内容的实施例的深入了解。对本领域的技术人员将显而易见的是可以在没有这些具体细节的情况下实践本公开内容的实施例。在其他实例中，没有详细地描述诸如集成电路设计布局的公知特征，以避免不必要地使本公开内容的实施例难以理解。此外，应当理解，在附图中示出的各种实施例是说明性的表示并且未必按比例绘制。
[0010]以下具体实施方式本质上仅是说明性的，并且并非旨在限制本主题的实施例或这种实施例的应用和用途。如本文所用，词语“示例性”意味着“用作示例、实例或说明”。本文
描述为示例性的任何实施方式未必被理解为相比其他实施方式是优选的或有利的。此外，并非旨在受到前述
、
技术介绍
、
技术实现思路
或以下具体实施方式中呈现的任何明示或暗示的理论的约束。
[0011]本说明书包括对“一个实施例”或“实施例”的引用。短语“在一个实施例中”或“在实施例中”的出现不一定是指同一实施例。特定特征、结构或特性可以以与本公开内容一致的任何合适的方式组合。
[0012]术语。以下段落提供在本公开内容(包括所附权利要求书)中发现的术语的定义或上下文：
[0013]“包括”。该术语是开放式的。如在所附权利要求书中所使用的，该术语并不排除附加的结构或操作。
[0014]“被配置为”。各种单元或部件可以被描述或主张为“被配置为”执行一项或多项任务。在这种上下文中，“被配置为”用于通过指示该单元或部件包括在操作期间执行一项或多项那些任务的结构而隐含结构。这样，即使当指定的单元或部件目前不在操作(例如，未开启或活动)时，也可以将该单元或部件说成是被配置为执行任务。详述单元或电路或部件“被配置为”执行一项或多项任务明确地旨在不为该单元或部件援引35 U.S.C.
§
112第六段。
[0015]“第一”、“第二”等。如本文所用，这些术语用作其之后的名词的标记，而并不暗示任何类型的顺序(例如，空间、时间、逻辑等)。
[0016]“耦接”——以下描述是指“耦接”在一起的元件或节点或特征。如本文所用，除非另外明确指明，否则“耦接”意味着一个元件或节点或特征直接或间接连接到另一元件或节点或特征(或直接或间接与其通信)，并且不一定是机械方式。
[0017]另外，某些术语在以下描述中也可以仅用于参考的目的，并且因此这些术语并非旨在进行限制。例如，诸如“上部”、“下部”、“之上”和“下方”等术语是指附图中提供参考的方向。诸如“正”、“背”、“后”、“侧”、“外侧”和“内侧”等术语描述在一致但任意的参照系内部件的部分的取向或位置或两者，其通过参考描述所讨论部件的文字和相关联附图而被清楚地了解。这种术语可以包括上面具体提及的词语、它们的衍生词语以及类似意义的词语。
[0018]“抑制”——如本文所用，抑制用于描述减小影响或使影响最小化。当部件或特征被描述为抑制行为、运动或条件时，它可以完全防止结果或后果或未来的状态。另外，“抑制”还可以指减小或降低在其他情况下可能会发生的后果、性能或效应。因此，当部件、元件或特征被称为抑制结果或状态时，它不一定完全防止或消除所述结果或状态。
[0019]本文描述的实施例可以涉及前段工艺(FEOL)半导体处理和结构。FEOL是集成电路(IC)制造的第一部分，其中在半导体衬底或层中图案化出各个器件(例如，晶体管、电容器、电阻器等)。FEOL一般地覆盖了直到(但不包括)金属互连层的沉积的每项内容。在最后的FEOL操作之后，结果通常是具有隔离的晶体管(例如，没有任何线路)的晶圆。
[0020]本文描述的实施例可以涉及后段工艺(BEOL)半导体处理和结构。BEOL是IC制造的第二部分，其中利用晶圆上的例如一个或多个金属化层的线路将各个器件(例如，晶体管、电容器、电阻器等)互连。BEOL包括触点、绝缘层(电介质)、金属层级、以及用于芯片到封装连接的接合部位。在制造阶段的BEOL部分中，形成触点(焊盘)、互连线、过孔和电介质结构。对于现代IC工艺，可以在BEOL中添加超过10个金属层。
[0021]下文描述的实施例可以适用于FEOL处理和结构、BEOL处理和结构或者FEOL和BEOL处理和结构两者。特别地，尽管可以使用FEOL处理情形示出示例性处理方案，但这样的方法也可以适用于BEOL处理。同样，尽管可以使用BEOL处理情形示出示例性处理方案，但这样的方法也可以适用于FEOL处理。
[0022]可以实施一个或多个实施例以实现3D铁电RAM(FRAM、FeRAM或F
‑
RAM)，以潜在地增加未来技术节点的SoC中的后端逻辑加存储器的单片集成。为了提供上下文，FRAM是在构造上类似于DRAM的随机存取存储器，但是使用铁电层代替电介质层来实现非易失性。传统上，FRAM和DRAM都是一晶体管(1T)/一电容器(1C)单元阵列，其中每个单元包括在前端中耦接到单个电容器的存取晶体管。电容器可以耦接到半导体后端中的堆叠体中的较高的位线(COB)。
[0023]如上所述，对集成电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器器件，包括：板线；节点；以及耦接到所述板线的电容器，所述电容器包括在所述板线与所述节点之间的基于氮化物的铁电材料。2.根据权利要求1所述的存储器器件，其中，所述基于氮化物的铁电材料包括氮化铝钪(AlScN)。3.根据权利要求2所述的存储器器件，其中，所述基于氮化物的铁电材料的所述AlScN包括25％钪(Sc)至40％Sc。4.根据权利要求1所述的存储器器件，其中，所述基于氮化物的铁电材料具有在3nm与10nm之间的厚度。5.根据权利要求1所述的存储器器件，其中，所述基于氮化物的铁电材料在超晶格中分层。6.根据权利要求1所述的存储器器件，还包括耦接到所述节点的位线。7.根据权利要求6所述的存储器器件，还包括耦接到所述节点的字线。8.根据权利要求7所述的存储器器件，还包括耦接到所述位线、所述字线和所述节点的存取晶体管。9.根据权利要求7所述的存储器器件，其中，所述字线垂直于所述板线，并且所述位线平行于所述板线。10.根据权利要求7所述的存储器器件，其中，所述字线平行于所述板线，并且所述位线垂直于所述板线。11.根据权利要求1、2、3、4、5、6、7、8、9或10所述的存储器器件，其中，所述节点包括具有Al(100)的晶体取向的多层电极。12.根据权利要求1、2、3、4、5、6、7、8、9或10所述的存储器器件，其中，所述节点包括Ti(111)或Pt(111)的晶体取向。13.一种存储器器件，包括：多条板线，包括第一板线和第二板线；节点，耦接到所述多条板线；以及多个电容器，耦接到所述多条板线，所述多个电容器包括第一电容器和第二电容器，所述第一电容器包括在所述第一板线与所述节点之间的基于氮化物的铁电材料，所述第二电容器包括在所述第二板线与所述节点之间的所述基于氮化物的铁电材料。14.根据权利要求13所述的存储器器件，其中，所述基于氮化物的铁电材料包括氮化铝钪(AlScN)。15.根据权利要求14所述的存储器器件，...

【专利技术属性】
技术研发人员：E，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：