过电压保护装置制造方法及图纸

一种过电压保护装置，可以包括n型半导体衬底、设置在n型半导体衬底上的p型层以及形成在n型半导体衬底和p型层中的钝化区域，其中该钝化区域包含半绝缘多晶硅(SIPOS)层。钝化区域包含半绝缘多晶硅(SIPOS)层。钝化区域包含半绝缘多晶硅(SIPOS)层。

【技术实现步骤摘要】
过电压保护装置


[0001]本申请涉及电路保护装置的领域，更具体地说，涉及用于防止瞬态过电压的半导体装置，特别是过电压保护装置。

技术介绍

[0002]半导体装置广泛用于通过利用P/N结的特性来提供针对瞬态条件(比如瞬态过电压事件)的保护。在P/N结中，在具有第一导电类型(P或N)的半导体装置的区域与具有与第一导电类型相反的第二导电类型(N或P)的第二区域之间形成界面。为了形成一些常规的瞬态保护装置，将具有第一类型导电性的半导体衬底暴露于第二类型物质的注入、扩散或沉积，包括具有第二类型物质的层的外延生长。在提供第二类型的物质之后，可以进行退火以扩散和激活第二导电类型的物质。
[0003]通常，在装置的钝化区域中提供玻璃钝化层。然而，玻璃钝化层容易开裂。正是考虑到这一点和其它因素，才提供了本改进。

技术实现思路

[0004]本概述部分被提供来以简化形式引入一些构思，其将在以下在具体实施方式中被进一步描述。本概述部分不旨在确认本专利技术主题的关键特征或必要特征，也不旨在用于帮助确定本专利技术主题的范围。
[0005]本申请的一个目的是提供一种过电压保护装置，其能够消除或显著减少开裂对装置的损坏的问题。
[0006]在根据本公开的一种方案中，一种过电压保护装置可以包括n型半导体衬底、设置在n型半导体上的p型层以及形成在n型半导体衬底和p型层中的钝化区域，其中该钝化区域包含半绝缘多晶硅(SIPOS)层。
[0007]在另一种方案中，一种形成过电压保护装置或功率装置的方法可以包括形成设置在n型半导体上的p型层以及在n型半导体衬底和p型层中形成钝化区域，其中该钝化区域包含半绝缘多晶硅(SIPOS)层。
[0008]在另一种方案中，台面结构过电压保护装置可以包括n型半导体衬底、设置在n型半导体上的p型层以及形成在n型半导体衬底和p型层中的钝化区域，其中该钝化区域包含沿着钝化区域的上表面的半绝缘多晶硅(SIPOS)层。
[0009]根据本申请，通过提供具有半绝缘多晶硅(SIPOS)层和氧化物
‑
氮化物
‑
氧(ONO)层的钝化区域，可以消除或显著减少开裂对装置的损坏。
附图说明
[0010]附图示出了所公开实施例的迄今为止为其原理的实际应用而设计的示例性方案，其中：
[0011]图1是根据本公开实施例的过电压保护装置的局部侧视图；并且
[0012]图2示出了用于形成根据本公开实施例的过电压保护装置的方法。
[0013]附图不一定按比例绘制。附图仅仅是示意，并不旨在描写本公开的具体参数。附图旨在描绘本公开的典型实施例，因此不应被视为在范围上进行限制。在附图中，相似的编号代表相似的元件。此外，为了说明清楚，一些图中的某些元件可以省略，或者不按比例示出。此外，为了清楚起见，在某些附图中可以省略一些附图标记。
具体实施方式
[0014]现将在下文中参考附图对本实施例进行更全面的描述，附图中示出了各种实施例。这些实施例可以以许多不同的形式来实施并且不应被解释为限于本文中给出的实施例。这些实施例被提供来使得本公开将变得充分和完整，并且将向本领域的技术人员全面传达实施例的范围。在附图中，相似的附图标记始终指代相似的元件。
[0015]本实施例通常涉及在半导体衬底内形成的瞬态保护装置。本实施例也可以用于需要高阻断电压的功率装置。各种实施例涉及多层装置结构和形成该装置结构(下文称为“装置”)的方法。该装置可以包括一个或更多个钝化区域，所述钝化区域包括半绝缘多晶硅(SIPOS)层。在一些实施例中，可以通过提供使用第一掺杂剂类型掺杂的半导体衬底来形成装置。可以将第二掺杂剂类型引入到半导体衬底的相对侧中，以形成由多个半导体层制成的PNP或NPN装置结构。装置层是高压整流二极管的一部分。
[0016]现在转向图1，将对装置100进行更详细的描述。如图所示，装置100可以由包括本体区域102的半导体衬底101形成，其中本体区域102通过对半导体衬底101掺杂而形成。在一些实施例中，本体区域102可以是n型掺杂的，n型掺杂剂的浓度在1E13/cm3到1E16/cm3之间。在特定实施例中，本体区域102中的掺杂剂浓度可以被定制成产生1Ohm
‑
cm至5Ohm
‑
cm范围内的电阻，从而对应于例如1E16/cm3至1/E14/cm3的n型掺杂剂水平。然而，实施例在这点上不受限制。在特定实施例中，可以使用磷来掺杂本体区域。
[0017]如图所示，装置100进一步包括设置在n型半导体101上的p型层114。根据一些实施例，p型层114可以包括活性掺杂剂浓度(术语“掺杂剂浓度”可以表示“活性掺杂剂浓度”，除非本文另有说明)在1E18/cm3和1E21/cm3之间的硼掺杂区域。实施例在这点上不受限制。
[0018]根据各种实施例，p型层114可以通过多次驱入操作形成。结合给定的驱入操作，通过将掺杂剂暴露于包含作为蒸气的掺杂剂的环境、通过沉积包含掺杂剂的层、通过离子注入包含掺杂剂的离子、或上述的任何组合，可以将掺杂剂引入到半导体衬底101。在一些实施例中，半导体衬底101可以在暴露于包含掺杂剂的环境期间被加热。
[0019]如进一步所示，装置100可以包括一个或更多个钝化区域118。在所示的实施例中，装置100可以是台面型装置结构，该装置结构通过台面蚀刻半导体衬底101和p型层114并且以被图案化为形成钝化区域118的SIPOS层122钝化P/N结而得以形成。尽管仅示出了单个钝化区域118，但是应当理解的是在装置100中存在附加的钝化区域118。在一些实施例中，可以在SIPOS层122上方形成(例如沉积)氧化物
‑
氮化物
‑
氧(ONO)层124。如图所示，SIPOS层122和ONO层124可以部分地沿着p型层114的上表面126延伸。通过提供具有SIPOS层122和ONO层124(而不是玻璃钝化层)的钝化区域118，可以消除或显著减少从开裂对装置100的损坏。
[0020]现在转向图2，将描述形成装置100的方法200。在方框201处，方法200可以包括在n
型半导体衬底上形成p型层。
[0021]在方框202处，方法200可以包括在n型半导体衬底和p型层中形成钝化区域，其中钝化区域包括半绝缘多晶硅(SIPOS)层。在一些实施例中，通过蚀刻n型半导体衬底和p型层，然后在蚀刻区域上方沉积SIPOS层，来形成钝化区域。
[0022]在方框203中，方法200可以包括在SIPOS层上形成氧化物
‑
氮化物
‑
氧化物(ONO)层。在一些实施例中，ONO层通过低温沉积而形成。
[0023]前述的讨论是为了说明和描述的目的而提出的，并且不旨在将本公开限制于本文所公开的一种或更多种形式。例如，出于精简本公开的目的，本公开的各种特征可以在一个或更多个方面、实施例或配置中组合在一起。然而，应当理解本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种过电压保护装置，其特征在于，包括：n型半导体衬底；设置在所述n型半导体衬底上的p型层；和钝化区域，其形成在所述n型半导体衬底和所述p型层中，其中所述钝化区域包括半绝缘多晶硅层。2.根据权利要求1所述的过电压保护装置，其特征在于，...

【专利技术属性】
技术研发人员：张环，张锋，何磊，
申请(专利权)人：力特半导体无锡有限公司，
类型：新型
国别省市：